首页> 外文OA文献 >Fpga Implementation of 8-Bit Vedic Multiplier by Using Complex Numbers

【2h】

Fpga Implementation of 8-Bit Vedic Multiplier by Using Complex Numbers

机译：利用复数对Fpga实现8位吠声乘法器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Gundlapalle Nandakishore; K.V.Rajendra Prasad;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Fpga Implementation of 8-Bit Vedic Multiplier by Using Complex Numbers [J] . Gundlapalle Nandakishore, K.V.Rajendra Prasad International Journal of Engineering Research and Applications . 2014,第6期

机译：使用复数的8位吠陀乘法器的Fpga实现
2. FPGA Implementation of Complex Multiplier Using Urdhva Tiryakbham Sutra of Vedic Mathematics [J] . Rupa A. Tomaskar, Gopichand D. Khandale International Journal of Engineering Research and Applications . 2014,第5期

机译：吠陀数学的Urdhva Tiryakbham Sutra的复数乘法器的FPGA实现
3. FPGA Implementation of Reversible Vedic Multiplier [J] . Gowthami P., R. V. S. Satyanarayana International Journal of Applied Engineering Research . 2018,第11aPta9期

机译：FPGA实现可逆的Vedic乘数
4. FPGA implementation of high speed 8-bit Vedic multiplier using barrel shifter [C] . Pavan Kumar U.C.S, Saiprasad Goud A, Radhika A. International Conference on Energy Efficient Technologies for Sustainability . 2013

机译：使用桶形移位器的高速8位Vedic乘法器的FPGA实现
5. Design and FPGA implementation of complex multipliers using the logarithmic number system. [D] . Kong, Man Yan (Raymond). 2007

机译：使用对数系统的复数乘法器的设计和FPGA实现。
6. Real-Time Digital Signal Processing Based on FPGAs for Electronic Skin Implementation [O] . Ali Ibrahim, Paolo Gastaldo, Hussein Chible, 2017

机译：基于FPGA的电子皮肤实现实时数字信号处理
7. Design and Implementation of High Speed 8-Bit Vedic Multiplier on FPGA [O] . B.Madhu Latha, B. Nageswar Rao 2014

机译：FPGA上高速8位Vedic乘法器的设计与实现

Fpga Implementation of 8-Bit Vedic Multiplier by Using Complex Numbers

著录项

引文网络

相似文献

相关主题

期刊订阅