首页> 外文OA文献 >High Performance Computing on Fast Lock Delay Locked Loop with Low Power State and Simultanoeus Switching Noise Reduction

【2h】

High Performance Computing on Fast Lock Delay Locked Loop with Low Power State and Simultanoeus Switching Noise Reduction

机译：具有低功耗状态和simultanoeus开关噪声降低的快速锁定延迟锁定环的高性能计算

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
V. J.S. Kumar; T. S. Karthik;
展开▼
作者单位

展开▼
年度 2012
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. High Performance Computing on Fast Lock Delay Locked Loop with Low Power State and Simultanoeus Switching Noise Reduction [J] . Karthik T.S., V. Jawahar Senthil Kumar Journal of computer sciences . 2012,第3期

机译：低功耗状态且同时降低开关噪声的快速锁定延迟锁定环的高性能计算
2. High Performance Computing on Fast Lock Delay Locked Loop with Low Power State and Simultanoeus Switching Noise Reduction | Science Publications [J] . T. S. Karthik, V. J.S. Kumar Journal of computer sciences . 2012,第3期

机译：具有低功耗状态和同时降低开关噪声的快速锁定延迟锁定环的高性能计算科学出版物
3. High Performance Computing on Fast Lock Delay Locked Loop with Low Power State and Simultanoeus Switching Noise Reduction | Science Publications [J] . T. S. Karthik, V. J.S. Kumar Journal of computer sciences . 2012,第3期

机译：具有低功耗状态和同时降低开关噪声的快速锁定延迟锁定环的高性能计算科学出版物
4. An UWB, Low-Noise, Low-Power Quadrature VCO using Delay-Locked Loop in 40-nm CMOS for Image-Rejection Receivers [C] . Piyush Kaul, Hao Gao, Xin He, IEEE International Symposium on Circuits and Systems . 2018

机译：UWB，低噪声，低功耗正交VCO，在40 nm CMOS中使用延迟锁定环路，用于镜像拒绝接收器
5. Analysis and Design of a Low-Power Low-Noise CMOS Phase-Locked Loop. [D] . Zhang, Cheng. 2012

机译：低功耗低噪声CMOS锁相环的分析和设计。
6. Design of a Sub-Picosecond Jitter with Adjustable-Range CMOS Delay-Locked Loop for High-Speed and Low-Power Applications [O] . Bilal I. Abdulrazzaq, Omar J. Ibrahim, Shoji Kawahito, 2016

机译：具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
7. High Performance Computing on Fast Lock Delay Locked Loop with Low Power State and Simultanoeus Switching Noise Reduction [O] . V. J.S. Kumar, T. S. Karthik 2012

机译：低功耗状态且同时降低开关噪声的快速锁定延迟锁定环的高性能计算

High Performance Computing on Fast Lock Delay Locked Loop with Low Power State and Simultanoeus Switching Noise Reduction

著录项

引文网络

相似文献

相关主题

期刊订阅