首页> 外文OA文献 >A sensing circuit for single-ended read-ports of SRAM cells with bit-line power reduction and access-time enhancement

【2h】

A sensing circuit for single-ended read-ports of SRAM cells with bit-line power reduction and access-time enhancement

机译：用于sRam单元的单端读端口的检测电路，具有位线功率降低和访问时间增强功能

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
T. Heselhaus; T. G. Noll;
展开▼
作者单位

展开▼
年度 2011
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A sensing circuit for single-ended read-ports of SRAM cells with bit-line power reduction and access-time enhancement [J] . Heselhaus T., Noll T. G. Advances in Radio Science . 2011,第13期

机译：具有位线功耗降低和访问时间增强的SRAM单元单端读取端口的感应电路
2. A PMOS read-port 8T SRAM cell with optimized leakage power and enhanced performance [J] . Jiangzheng Cai, Jia Yuan, Liming Chen, IEICE Electronics Express . 2017,第3期

机译：具有优化的泄漏功率和增强的性能的PMOS读取端口8T SRAM单元
3. Reduction of Power in decoder and sense amplifier Circuit of 10T SRAM Cell [J] . Botong Li International Journal of Advanced Materials Science . 2017,第1期

机译：减少10T SRAM单元的解码器和读出放大器电路的功率
4. Power, delay and noise optimization of a SRAM cell using a different threshold voltages and high performance output noise reduction circuit [C] . Panda S., Kumar N.M., Sarkar C.K. Computers and Devices for Communication, 2009. CODEC 2009 . 2009

机译：使用不同的阈值电压和高性能输出降噪电路对SRAM单元进行功率，延迟和噪声优化
5. Design and analysis of robust variability-aware SRAM to predict optimal access-time to achieve yield enhancement in future nano-scaled CMOS. [D] . Samandari-Rad, Jeren. 2012

机译：设计和分析稳健的可变性SRAM，以预测最佳访问时间，以实现未来纳米级CMOS的良率提高。
6. Power optimized variation aware dual-threshold SRAM cell design technique [O] . Aminul Islam, Mohd Hasan 2011

机译：功耗优化的变化感知双阈值SRAM单元设计技术
7. A sensing circuit for single-ended read-ports of SRAM cells with bit-line power reduction and access-time enhancement [O] . Heselhaus, Thomas, Noll, Tobias G. 2011

机译：具有位线功耗降低和访问时间增强的SRAM单元单端读取端口的感应电路

A sensing circuit for single-ended read-ports of SRAM cells with bit-line power reduction and access-time enhancement

著录项

引文网络

相似文献

相关主题

期刊订阅