首页> 外文OA文献 >A new circuit technique for reduced leakage current in Deep Submicron CMOS technologies

【2h】

A new circuit technique for reduced leakage current in Deep Submicron CMOS technologies

机译：一种用于降低深亚微米CmOs技术中漏电流的新电路技术

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
A. Schmitz; R. Tielert;
展开▼
作者单位

展开▼
年度 2005
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A new circuit technique for reduced leakage current in Deep Submicron CMOS technologies [J] . A.Schmitz, R.Tielert Advances in Radio Science . 2005,第14期

机译：用于降低深亚微米CMOS技术中泄漏电流的新电路技术
2. LEAKAGE CURRENT IN DEEP-SUBMICRON CMOS CIRCUITS [J] . KAUSHIK ROY, SAIBAL MUKHOPADHYAY, HAMID MAHMOODI-MEIMAND Journal of Circuits, Systems, and Computers . 2002,第6期

机译：深亚微米CMOS电路中的泄漏电流
3. Leakage Tolerant, Noise Immune Domino Logic for Circuit Design in the Ultra Deep Submicron CMOS Technology for High Fan-in Gates [J] . A. Peiravi, F. Moradi, Dag T. Wisland Journal of Applied Sciences . 2009,第2期

机译：用于高扇入门的超深亚微米CMOS技术中用于电路设计的耐泄漏，抗噪声免疫Domino逻辑
4. Standby leakage current estimation model for multi threshold CMOS inverter circuit in deep submicron technology [C] . Sarkar Hari, Kundu Sudakshina International symposium on progress in VLSI design and test . 2015

机译：深亚微米技术中多阈值CMOS逆变器电路的待机泄漏电流估计模型
5. A novel dynamic power cutoff technology (DPCT) for active leakage reduction in deep submicron VLSI CMOS circuits. [D] . Yu, Baozhen. 2007

机译：一种新颖的动态功率截止技术（DPCT），用于降低深亚微米VLSI CMOS电路中的有源泄漏。
6. A 45 nm Stacked CMOS Image Sensor Process Technology for Submicron Pixel [O] . Seiji Takahashi, Yi-Min Huang, Jhy-Jyi Sze, 2017

机译：用于亚微米像素的45 nm堆叠式CMOS图像传感器处理技术
7. A new circuit technique for reduced leakage current in Deep Submicron CMOS technologies [O] . A. Schmitz, R. Tielert 2005

机译：深度亚微米CMOS技术降低漏电流的新电路技术

A new circuit technique for reduced leakage current in Deep Submicron CMOS technologies

著录项

引文网络

相似文献

相关主题

期刊订阅