AI写作工具
文献服务
退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:用于纳米级VLsI系统的漏电功率优化时序电路
M. Janaki Rani; Dr. S. Malarkkan;
机译:用于纳米级VLSI系统的漏电优化顺序电路
机译:使用自调节电压电平电路的纳米级静态CMOS VLSI乘法器电路的待机泄漏功率降低
机译:纳米CMOS VLSI系统的漏电降低技术及技术扩展对漏电功率的影响
机译:用于减少纳米级VLSI电路泄漏电流的新型加法器
机译:深亚微米VLSI电路中的功率优化:从系统级到电路级
机译:反向电渗析为最终离子系统提供动力的离子电路
机译:考虑VLsI电路漏电流过渡依赖性的静态功率分析与优化
机译:低功耗VLSI设计使用顺序单元中的电路故障作为低电压检查以限制操作
机译:使用顺序电池中的电路故障作为低电压检查以限制运行的低功耗VLSI设计
机译:针对高性能和低功耗VLSI设计的常见情况优化电路结构
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。