首页> 外文OA文献 >Design and Implementation of Submicron Level 10T Full Adder in ALU Using Cell Based and SOC Technology

【2h】

Design and Implementation of Submicron Level 10T Full Adder in ALU Using Cell Based and SOC Technology

机译：基于单元和sOC技术的aLU亚微米级10T全加器的设计与实现

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
K.Swathi; B.Srinivas;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design and Implementation of Submicron Level 10T Full Adder in ALU Using Cell Based and SOC Technology [J] . K.Swathi, B.Srinivas, G.Sanath kumar International Journal of Engineering Research and Applications . 2014,第9期

机译：基于单元和SOC技术的ALU亚微米级10T全加器的设计与实现
2. Design and Implementation of Submicron Level 10T Full Adder in ALU Using Cell Based and SOC Technology [J] . K.Swathi, B.Srinivas, G.Sanath kumar International Journal of Engineering Research and Applications . 2014,第9期

机译：基于单元和SOC技术的ALU亚微米级10T全加器的设计与实现
3. Shape and Positional Anisotropy Based Area Efficient Magnetic Quantum-Dot Cellular Automata Design Methodology for Full Adder Implementation [J] . Santhosh Sivasubramani, Venkat Mattela, Chandrajit Pal, IEEE transactions on nanotechnology . 2018,第6期

机译：完全加法器的基于形状和位置各向异性的面积有效磁量子点自动机设计方法
4. Design high performance and low power 10T full adder cell using double gate MOSFET at 45nm technology [C] . Shrivastava Anuj Kumar, Akashe Shyam International Conference on Control, Computing, Communication and Materials . 2013

机译：使用45nm技术的双栅极MOSFET设计高性能和低功耗10T全加法器单元
5. Analysis of IP based implementations of adders and multipliers in submicron and deep submicron technologies. [D] . Kurapati, Vijaya Chandra. 2008

机译：分析亚微米和深亚微米技术中加法器和乘法器的基于IP的实现。
6. The effect of physiological levels of South African puff adder (Bitis arietans) snake venom on blood cells: an in vitro model [O] . Morné A. Strydom, Janette Bester, Sthembile Mbotwe, -1

机译：南非粉扑蛇（Bitis arietans）蛇毒的生理水平对血细胞的影响：体外模型
7. Design of High Speed Full Adder using Improved Differential Split Logic Technique for 130nm Technology and its Implementation in making ALU [O] . Gurleen Kaur, Arvind Kumar, Jatinder Singh 2015

机译：130nm工艺改进差分分裂逻辑技术的高速全加器设计及其在aLU制作中的应用

Design and Implementation of Submicron Level 10T Full Adder in ALU Using Cell Based and SOC Technology

著录项

引文网络

相似文献

相关主题

期刊订阅