机译:在FPGA上用Verilog HDL实现的高速故障注入工具,用于测试容错设计
机译:使用ISCAS基准电路的芯片系统设计-一种基于Verilog HDL的故障注入和仿真方法
机译:结合加速辐射测试和故障注入的结果来预测基于SRAM的FPGA中实现的应用的错误率
机译:基于FPGA的故障注入综合Verilog HDL模型
机译:基于SRAM的FPGA中实现的软核处理器的硬件和软件容错
机译:FPGA中系统故障注射仿真:工具技术和方法教程
机译:使用提出的RASP合适工具的行为Verilog设计故障注入和测试方法
机译:软件实现分布式系统容错机制的故障注入测试