A High Speed CMOS Parallel Counter Using Pipeline Partitioning

机译：一种采用流水线分区的高速CmOs并行计数器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
K. Thamaraiselvan; C. Gayathri N.Divya;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. High-speed, low-power correlated double sampling counter for column-parallel CMOS imagers [J] . D. Lee, G. Han Electronicsletters . 2007,第24期

机译：用于列并行CMOS成像器的高速，低功耗相关双采样计数器
2. Design of a Low Power, High Speed Analog to Digital Pipelined Converter for High Speed Camera CMOS using 0.18μm CMOS Technology [J] . Chakir Mostafa, Akhamal Hicham, Qjidaa Hassan Australian Journal of Basic and Applied Sciences . 2015,第2015期

机译：采用0.18μmCMOS技术的高速相机CMOS低功耗高速模数流水线转换器设计
3. A new true-single-phase-clocking BiCMOS dynamic pipelined logicfamily for high-speed, low-voltage pipelined system applications [J] . Yuh-Kuang Tseng, Chung-Yu Wu IEEE Journal of Solid-State Circuits . 1999,第1期

机译：适用于高速，低压流水线系统应用的新型真单相时钟BiCMOS动态流水线逻辑系列
4. A high-speed parallel pipelined ADC technique in CMOS [C] . Conroy, C.S.G., Cline, . 1992

机译：CMOS中的高速并行流水线ADC技术
5. A high-speed parallel pipeline A/D converter technique in CMOS. [D] . Conroy, Cormac Seamus Gerard. 1994

机译：CMOS中的高速并行流水线A / D转换器技术。
6. A 12-Bit High-Speed Column-Parallel Two-Step Single-Slope Analog-to-Digital Converter (ADC) for CMOS Image Sensors [O] . Tao Lyu, Suying Yao, Kaiming Nie, 2014

机译：用于CMOS图像传感器的12位高速列并行两步单斜率模数转换器（ADC）
7. A High Speed CMOS Parallel Counter Using Pipeline Partitioning [O] . K. Thamaraiselvan C. Gayathri N.Divya 2013

机译：采用流水线分区的高速CmOs并行计数器
8. Partitioning problems in parallel, pipelined and distributed computing [R] . Bokhari, S. 1985

机译：并行，流水线和分布式计算中的分区问题

A High Speed CMOS Parallel Counter Using Pipeline Partitioning

著录项

引文网络

相似文献

相关主题

期刊订阅