首页> 外文OA文献 >A power reduction algorithm for combinatorial CMOS circuits using input disabling

【2h】

A power reduction algorithm for combinatorial CMOS circuits using input disabling

机译：使用输入禁用的组合CmOs电路的功率降低算法

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

by William John Rinderknecht.

机译：由William John Rinderknecht。

著录项

作者
Rinderknecht William John;
展开▼
作者单位

展开▼
年度 1995
总页数
原文格式 PDF
正文语种 eng
中图分类

相似文献

外文文献
中文文献
专利

1. Efficient algorithm for glitch power reduction [CMOS logic circuits] [J] . Sungjae Kim, Juho Kim Electronics Letters . 1999,第13期

机译：降低毛刺功率的高效算法[CMOS逻辑电路]
2. BackTrack Input Vector Algorithm for Leakage Reduction in CMOS VLSI Digital Circuit Design [J] . Uday Panwar, Kavita Khare International Journal of VLSI Design & Communication Systems . 2014,第2期

机译：CMOS VLSI数字电路设计中用于减少泄漏的BackTrack输入矢量算法
3. Leakage current reduction in CMOS VLSI circuits by input vector control [J] . Abdollahi A., Fallah F., Pedram M. IEEE transactions on very large scale integration (VLSI) systems . 2004,第2期

机译：通过输入矢量控制减少CMOS VLSI电路中的漏电流
4. A 2.72GOPS/11mW low power reconfigurable accelerator with a highly parallel datapath consisting of combinatorial circuits in 65nm CMOS [C] . Ozaki N., Yasuda Y., Saito Y., 2011 13th International Symposium on Integrated Circuits . 2011

机译：具有高度并行数据路径的2.72GOPS / 11mW低功耗可重配置加速器，由65nm CMOS组合电路组成
5. A Power Reduction Technique Through Dynamic Runtime Algorithm For CMOS VLSI Circuits. [D] . Al-Kadry, Syed Md. Jaffrey. 2012

机译：一种通过动态运行时算法降低CMOS VLSI电路功耗的技术。
6. Characteristic Fluctuations of Dynamic Power Delay Induced by Random Nanosized Titanium Nitride Grains and the Aspect Ratio Effect of Gate-All-Around Nanowire CMOS Devices and Circuits [O] . Yiming Li, Chieh-Yang Chen, Min-Hui Chuang, 2019

机译：随机纳米氮化钛晶粒引起的动态功率延迟的特性波动以及全能门纳米线CMOS器件和电路的纵横比效应
7. An Algorithm for Leakage Power Reduction through IVC in CMOS VLSI Digital Circuits [O] . Manikya VaraPrasadDone, Uday Panwar, Kavita Khare 2014

机译：CMOS VLSI数字电路IVC漏功率降低算法

A power reduction algorithm for combinatorial CMOS circuits using input disabling

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅