首页> 外文OA文献 >A model for analysis of the effects of redundancy and error correction on DRAM memory yield and reliability
【2h】

A model for analysis of the effects of redundancy and error correction on DRAM memory yield and reliability

机译:分析冗余和纠错对DRam存储器产量和可靠性影响的模型

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。

摘要

Manufacturing a DRAM module that is error free is a very difficult process. This process is becoming more difficult when only utilizing the current methods for producing an error free DRAM. Error correction codes (ECCs) and cell replacement are two methods currently used in isolation of each other in order to solve two of the problems with this manufacturing process: increasing reliability and increasing yield, respectively. Possible solutions to this problem are proposed and evaluated qualitatively in discussion. Also, a simulation model is produced in order to simulate the impacts of various strategies in order to evaluate their effectiveness.
机译:制造没有错误的DRAM模块是一个非常困难的过程。当仅利用当前的方法来产生无错误的DRAM时,该过程变得更加困难。纠错码(ECC)和单元替换是目前彼此隔离使用的两种方法,以解决此制造过程中的两个问题:分别提高可靠性和提高产量。在讨论中提出并定性评估了该问题的可能解决方案。此外,为了模拟各种策略的影响以评估其有效性,还创建了一个仿真模型。

著录项

  • 作者

    Croswell Joseph Adam 1977-;

  • 作者单位
  • 年度 2000
  • 总页数
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类

相似文献

  • 外文文献
  • 中文文献
  • 专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号