首页> 外文OA文献 >Développement et caractérisation de procédés de gravure plasma de T.S.V (Through Silicon Via) pour l'intégration tridimensionnelle de circuits intégrés
【2h】

Développement et caractérisation de procédés de gravure plasma de T.S.V (Through Silicon Via) pour l'intégration tridimensionnelle de circuits intégrés

机译:开发和表征T.s.V(硅通孔)等离子体蚀刻工艺,用于集成电路的三维集成

摘要

Les dictats de la course à la miniaturisation et à l'accroissement des performances suivit par les industriels de la microélectronique, se heurte aujourd'hui aux limites physiques, technologiques et économiques. Une alternative innovante pour dépasser ces inconvénients, réside en l'intégration tridimensionnelle de circuits intégrés. Cette technologie consiste à empiler verticalement différents niveaux de circuits aux fonctionnalités diverses. Elle ouvre la voie à des systèmes multifonctions ou hétérogènes, aux performances électriques bien meilleures que les circuits bidimensionnels existants. L'empilement de ces puces est réalisable par l'intermédiaire de vias traversant nommés Though Silicon Via ( TSV ), qui sont obtenus par la succession de différentes étapes technologiques, dont une d'entre elles consiste à réaliser par gravure plasma, des microcavités profondes à travers le silicium. Actuellement deux procédés de gravure plasma sont principalement utilisés pour la conception de TSV , le procédé Bosch et le procédé cryogénique, avec dans les deux cas des avantages et des inconvénients différents. L'objet de cette thèse s'inscrit dans le développement d'un procédé de gravure plasma innovant et alternatif à ceux actuellement utilisés, afin de limiter leurs inconvénients (rugosité de flancs, manque de contrôle des profils, basse température ). Dans cette logique deux procédés de gravure profonde ont été envisagés, exploitant les chimies de gravure SF6/O2/HBr et SF6/O2/HBr/SiF4. L'ensemble de l'étude vise à une meilleure compréhension des mécanismes de gravure et de passivation des cavités à fort facteur de forme grâce en particulier à l'exploitation des techniques d'analyse de surface par XPS.
机译:微电子制造商紧随其后的是追求小型化和提高性能的竞赛,如今却遇到了物理,技术和经济上的限制。克服这些缺点的创新替代方法是集成电路的三维集成。该技术包括垂直堆叠具有各种功能的不同级别的电路。它为多功能或异构系统开辟了道路,其电气性能比现有的二维电路好得多。这些芯片的堆叠可以通过称为硅通孔(TSV)的通孔实现,通孔是通过一系列不同的技术步骤而获得的,其中一个步骤是通过等离子蚀刻来制造深的微腔通过硅。当前,TSV的设计主要使用两种等离子体蚀刻工艺,即Bosch工艺和低温工艺,在两种情况下都有各自的优点和缺点。本发明的目的是创新的等离子体蚀刻工艺的发展的一部分,并且可以替代当前使用的等离子体蚀刻工艺,以限制其缺点(侧面粗糙度,轮廓控制不足,温度低)。在这种逻辑下,已经考虑了两种深蚀刻工艺,分别利用了蚀刻化学成分SF6 / O2 / HBr和SF6 / O2 / HBr / SiF4。整个研究旨在更好地了解具有高形状因数的腔体的蚀刻和钝化机理,这尤其要归功于XPS使用的表面分析技术。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号