Dans cette thèse, nous étudions les architectures 3D NoC grâce à des implémentations de conception physiques en utilisant la technologie 3D réel mis en oeuvre dans l'industrie. Sur la base des listes d'interconnexions en déroute, nous procédons à l'analyse des performances d'évaluer le bénéfice de l'architecture 3D par rapport à sa mise en oeuvre 2D. Sur la base du flot de conception 3D proposé en se concentrant sur la vérification temporelle tirant parti de l'avantage du retard négligeable de la structure de microbilles pour les connexions verticales, nous avons mené techniques de partitionnement de NoC 3D basé sur l'architecture MPSoC y compris empilement homogène et hétérogène en utilisant Tezzaron 3D IC technlogy. Conception et mise en oeuvre de compromis dans les deux méthodes de partitionnement est étudiée pour avoir un meilleur aperçu sur l'architecture 3D de sorte qu'il peut être exploitée pour des performances optimales. En utilisant l'approche 3D homogène empilage, NoC topologies est explorée afin d'identifier la meilleure topologie entre la topologie 2D et 3D pour la mise en œuvre MPSoC 3D sous l'hypothèse que les chemins critiques est fondée sur les liens inter-routeur. Les explorations architecturales ont également examiné les différentes technologies de traitement. mettant en évidence l'effet de la technologie des procédés à la performance d'architecture 3D en particulier pour l'interconnexion dominant du design. En outre, nous avons effectué hétérogène 3D d'empilage pour la mise en oeuvre MPSoC avec l'approche GALS de style et présenté plusieurs analyses de conception physiques connexes concernant la conception 3D et la mise en œuvre MPSoC utilisant des outils de CAO 2D. Une analyse plus approfondie de l'effet microbilles pas à la performance de l'architecture 3D à l'aide face-à-face d'empilement est également signalé l'identification des problèmes et des limitations à prendre en considération pendant le processus de conception.
展开▼
机译:在本文中,我们通过使用业界实现的真实3D技术的物理设计实现来研究3D NoC架构。在路由互连列表的基础上,我们进行性能分析,以评估3D架构与2D实施相比的优势。基于拟议的专注于时间验证的3D设计流程,利用微珠结构的垂直连接延迟可忽略不计的优势,我们基于MPSoC架构进行了3D NoC分区技术包括使用Tezzaron 3D IC技术的同质和异质堆叠。研究了两种分区方法中折衷方案的设计和实现,以更好地了解3D架构,以便可以利用其获得最佳性能。使用同质3D堆栈方法,在关键路径基于路由器间链路的假设下,探索了NoC拓扑结构,以确定用于MPSoC 3D实现的2D和3D拓扑之间的最佳拓扑。建筑探索还研究了不同的处理技术。重点介绍了处理技术对3D架构性能的影响,尤其是对于设计的主导互连而言。此外,我们使用GALS样式方法对MPSoC实施执行了异构3D堆栈,并提出了有关使用2D CAD工具进行3D设计和MPSoC实施的一些相关物理设计分析。还报道了使用面对面堆叠对微珠不影响3D架构性能的进一步分析,指出了设计过程中要考虑的问题和局限性。
展开▼