Implantation temps réel d'un algorithme de localisation et de reconnaissance de visages sur un FPGA

摘要

Nous présentons dans cet article un système de localisation et de reconnaissance de visages sur un FPGA. Dans un premier temps, nous discutons notre choix algorithmique. Ensuite, nous décrivons l'architecture d'un réseau de neurones de type RBF. Puis, nous présentons les résultats obtenus pour la reconnaissance de visages. Après ceci, nous discutons de la complexité du système dans le but d'une implantation sur FPGA. Enfin, nous conclurons par les approches techniques futures nous permettant d'améliorer notre système.