机译:标准0.13μm$ m CMOS技术中的辐射硬带隙基准电路
机译:标准130 nm CMOS技术中电压参考电路的辐射加固技术
机译:用于HL-LHC应用的65nm CMOS技术中的带隙基准电路设计
机译:65nm CMOS技术的辐射硬带隙基准电路
机译:带隙电压参考电路部分耗尽的硅 - 绝缘体CMOS技术
机译:超低功率高温和辐射硬互补金属氧化物半导体(CMOS)绝缘体上硅(SOI)电压基准
机译:采用0.13um siGe BiCmOs技术的数字控制阈值调整电路,用于接收高达80Gbps的多电平信号