机译:具有基于相位插值的分层时间到数字转换器的-104 dBc / Hz带内相位噪声3 GHz全数字PLL
机译:使用低功率GRO-TDC的混合PLL,可降低带内相位噪声
机译:具有56.4-FSRMS集成抖动和-256.4-db FOM的0.65V-V 12-16 GHz子采样PLL
机译:一个2.2GHz子采样PLL,具有0.16ps。抖动和-125dBc / Hz带内噪声为700μW环路组件功率
机译:锁相环建模和数千兆赫PLLS设计中的时序抖动/相位噪声。
机译:用于MICS收发器的低功耗低相位噪声振荡器
机译:2.2GHz 7.6mW子采样pLL,带有-126dBc / Hz带内相位噪声和0.18μmCmOs中的0.15psrms抖动