Implementación en FPGA de un sistema totalmente digital de recuperación de reloj

摘要

La recuperación de la señal de reloj y de datosCDR es un subsistema importante de cada dispositivode comunicaciones dado que el receptor deberecuperar la información exacta del reloj del transmisor,misma que está usualmente codificada dentrode la trama de datos entrante. Se han desarrolladoalgunas técnicas analógicas para CDR basadasen la teoría de PLLs empleando un VCO externo.Sin embargo, en algunas ocasiones la conexión delnúcleo digital (FPGA, DSP) con los componentesexternos puede resultar complicada. De este modo,el núcleo digital es también utilizado para solventarla tarea de la recuperación de la señal de relojmediante técnicas totalmente digitales, sin el usode un VCO externo. El presente artículo describeun subsistema totalmente digital de recuperaciónde señal de reloj, implementado en un FPGA.