机译:APS -APS 2017年3月会议-活动-在超导电路中使用Quantum Zeno Dynamics进行硬件高效的贝尔状态准备。
机译:使用过程元素树进行深度数据包检查的硬件高效模式匹配体系结构
机译:使用二阶噪声整形动态元素匹配的三阶/ spl Delta /-/ spl Sigma /调制器
机译:硬件高效的3位二阶动态元素匹配电路以300MHz为时钟
机译:时钟纳米磁铁逻辑电路元件的设计,制造和建模。
机译:基于竞争学习网络的秒杀排序高效硬件电路
机译:时钟频率为300MHz的硬件高效3位二阶动态元素匹配电路
机译:硬件和软件并行工程的关键要素:使用aDa 95绑定超高速集成电路(VHsIC)硬件描述语言(VHDL)