首页> 外文OA文献 >A Design Approach for Networks of Self-Sampled All-Digital Phase-Locked Loops

【2h】

A Design Approach for Networks of Self-Sampled All-Digital Phase-Locked Loops

机译：一种自采样全数字锁相环网络的设计方法

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

International audience

机译：国际观众

著录项

作者
Akré Jean-Michel; Juillard Jérôme; Javidan Mohammad; Zianbetov Eldar; Galayko Dimitri; Korniienko Anton; Colinet Eric;
展开▼
作者单位

展开▼
年度 2011
总页数
原文格式 PDF
正文语种 en
中图分类

相似文献

外文文献
中文文献
专利

1. Synchronization Analysis of Networks of Self-Sampled All-Digital Phase-Locked Loops [J] . Akre J.-M.N. Circuits and Systems I: Regular Papers, IEEE Transactions on . 2012,第4期

机译：自采样全数字锁相环网络的同步分析
2. A Design Procedure for All-Digital Phase-Locked Loops Based on a Charge-Pump Phase-Locked-Loop Analogy [J] . Kratyuk V., Hanumolu P.K., Un-Ku Moon, IEEE transactions on circuits and systems. II, Express briefs . 2007,第3期

机译：基于电荷泵锁相环类比的全数字锁相环设计程序
3. A Design Procedure for All-Digital Phase-Locked Loops Based on a Charge-Pump Phase-Locked-Loop Analogy [J] . Volodymyr Kratyuk, Pavan Kumar Hanumolu, Un-Ku Moon, IEEE Transactions on Circuits and Systems. II, Analog and Digital Signal Processing . 2007,第期

机译：基于电荷泵锁相环类比的全数字锁相环设计程序
4. A design approach for networks of Self-Sampled All-Digital Phase-Locked Loops [C] . Akre J.M., Juillard J., Javidan M., 2011 20th European Conference on Circuit Theory and Design . 2011

机译：自采样全数字锁相环网络的设计方法
5. Research and design of low jitter, wide locking-range all-digital phase-locked and delay-locked loops. [D] . Lin, Feng. 2000

机译：低抖动，宽锁定范围全数字锁相环和延迟锁相环的研究和设计。
6. Quantitative comparison of wideband low-latency phase-locked loop circuit designs for high-speed frequency modulation atomic force microscopy [O] . Kazuki Miyata, Takeshi Fukuma 2018

机译：高速调频原子力显微镜的宽带低延迟锁相环电路设计的定量比较
7. A Design Approach for Networks of Self-Sampled All-Digital Phase-Locked Loops [O] . Akré, Jean-Michel, Juillard, Jérôme, Javidan, Mohammad, 2011

机译：自采样全数字锁相环网络的设计方法
8. Application of multirate digital filter banks to wideband all-digital phase-locked loops design [R] . Sadr, R., Shah, B., Hinedi, S. 1992

机译：多速率数字滤波器组在宽带全数字锁相环设计中的应用

A Design Approach for Networks of Self-Sampled All-Digital Phase-Locked Loops

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅