首页> 外文OA文献 >Improved sub-threshold Slope in RF vertical MOSFETS using a frame gate architecture
【2h】

Improved sub-threshold Slope in RF vertical MOSFETS using a frame gate architecture

机译:使用帧门结构改进RF垂直mOsFET中的亚阈值斜率

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。

摘要

We report a CMOS-compatible vertical MOSFET, which incorporates a frame gate architecture suitable for application in RF circuits. Fabricated surround gate vertical MOSFETs with the frame gate architecture show no degradation of short channel effects when the channel length is scaled, while control devices show significantly degraded sub-threshold slope and DIBL. The frame gate vertical MOSFETs show near ideal sub-threshold slopes of 70-80mV/decade and DIBL of 30-35mV/V in a 100 nm gate length nMOS device. In contrast, the control vertical MOSFETs without the frame gate exhibit sub-threshold slopes of 110 to 140 mV/decade and DIBL of 100 to 280 mV/V. This improved sub-threshold slope is explained by the elimination of etch damage during gate etch.
机译:我们报告了一种CMOS兼容的垂直MOSFET,该晶体管结合了适用于RF电路的帧门架构。当按比例缩放沟道长度时,具有框架栅极架构的制造的环绕栅极垂直MOSFET不会表现出短沟道效应的降低,而控制器件的亚阈值斜率和DIBL则显着降低。在100 nm栅极长度的nMOS器件中,帧栅垂直MOSFET表现出接近70-80mV / decade的理想亚阈值斜率和30-35mV / V的DIBL。相反,没有框架栅极的控制垂直MOSFET的亚阈值斜率为110至140 mV / decade,DIBL为100至280 mV / V。通过消除栅极蚀刻过程中的蚀刻损伤,可以解释这种改进的亚阈值斜率。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号