首页> 外文OA文献 >Yield Model Characterization for Analogue Integrated Circuit Using Pareto-Optimal Surface

【2h】

Yield Model Characterization for Analogue Integrated Circuit Using Pareto-Optimal Surface

机译：基于pareto最优曲面的模拟集成电路屈服模型表征

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Ali Sawal; Wilcock Reuben; Wilson Peter; Brown Andrew;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种 {"code":"en","name":"English","id":9}
中图分类

相似文献

外文文献
中文文献
专利

1. 6H silicon carbide MOSFET modelling for high temperature analogue integrated circuits (25-500/spl deg/C) [J] . Rebello N.S., Shoucair F.S. IEE proceedings. Part G . 1996,第2期

机译：用于高温模拟集成电路（25-500 / spl deg / C）的6H碳化硅MOSFET建模
2. Statistical and behavioural modelling of analogue integrated circuits [J] . Koskinen T., Cheung P.Y.K. IEE Proceedings. Part G, Circuits, Devices and Systems . 1993,第3期

机译：模拟集成电路的统计和行为建模
3. Statistical and behavioural modelling of analogue integrated circuits [J] . Koskinen T., Cheung P.Y.K. IEE Proceedings. Part G, Electronic Circuits and Systems . 1993,第3期

机译：模拟集成电路的统计和行为建模
4. Yield Model Characterization For Analog Integrated Circuit Using Pareto-Optimal Surface [C] . Sawal Ali, Reuben Wilcock, Peter Wilson, International Conference on Electronics, Circuits and Systems . 2008

机译：使用帕累托 - 最优表面产生模拟集成电路的模型表征
5. A framework for yield modeling and yield enhancement in integrated circuit design and fabrication. [D] . Tyagi, Aakash. 1993

机译：用于集成电路设计和制造中的良率建模和良率提高的框架。
6. An integrated modelling framework for neural circuits with multiple neuromodulators [O] . Alok Joshi, Vahab Youssofzadeh, Vinith Vemana, 2017

机译：具有多个神经调节器的神经回路的集成建模框架
7. Yield model characterization for analog integrated circuit using Pareto-optimal surface [O] . Ali, S., Wilcock, R., Wilson, P., 2008

机译：使用帕累托最优表面的模拟集成电路的良率模型表征

Yield Model Characterization for Analogue Integrated Circuit Using Pareto-Optimal Surface

著录项

引文网络

相似文献

相关主题

期刊订阅