首页> 外文OA文献 >Generation and Verification of Tests for Analog Circuits Subject to Process Parameter Deviations
【2h】

Generation and Verification of Tests for Analog Circuits Subject to Process Parameter Deviations

机译:受工艺参数偏差影响的模拟电路测试的生成与验证

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。

摘要

The paper presents a test stimulus generation and fault simulation methodology for the detection of catastrophic faults in analog circuits. The test methodology chosen for evaluation is RMS AC supply current monitoring. Tests are generated and evaluated taking account of the potential fault masking effects of process spread on the faulty circuit responses. A new test effectiveness metric of probability of detection is defined and the application of the technique to an analog multiplier circuit is presented. The fault coverage figures are therefore more meaningful than those obtained with a fixed threshold.
机译:本文提出了一种测试激励产生和故障模拟方法,用于检测模拟电路中的灾难性故障。选择用于评估的测试方法是RMS交流电源电流监控。考虑到过程扩展对故障电路响应的潜在故障掩盖效应,会生成并评估测试。定义了一种新的检测概率测试有效性度量,并介绍了该技术在模拟乘法器电路中的应用。因此,故障覆盖率数字比使用固定阈值获得的数字更有意义。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号