首页> 外文OA文献 >Yield Model Characterization For Analog Integrated Circuit Using Pareto-Optimal Surface
【2h】

Yield Model Characterization For Analog Integrated Circuit Using Pareto-Optimal Surface

机译:采用pareto最优曲面的模拟集成电路的良品率模型表征

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。

摘要

A novel technique is proposed in this paper that achieves a yield optimized design from a set of optimal performance points on the Pareto front. Trade-offs among performance functions are explored through multi-objective optimization and Monte Carlo simulation is used to find the design point producing the best overall yield. One advantage of the approach presented is a reduction in the computational cost normally associated with Monte Carlo simulation. The technique offers a yield optimized robust circuit design solution with transistor level accuracy. An example using an OTA is presented to demonstrate the effectiveness of the work.
机译:本文提出了一种新颖的技术,该技术从Pareto前端的一组最佳性能点实现了良率优化设计。通过多目标优化来探索性能函数之间的折衷,并使用蒙特卡洛模拟来找到产生最佳总体良率的设计点。提出的方法的一个优点是减少了通常与蒙特卡洛模拟相关的计算成本。该技术提供了具有晶体管级精度的良率优化的稳健电路设计解决方案。给出了使用OTA的示例,以演示工作的有效性。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号