首页> 外文OA文献 >Signatures des circuits ASIC - approche pour détermination des pannes systématiques
【2h】

Signatures des circuits ASIC - approche pour détermination des pannes systématiques

机译:asIC电路签名 - 系统故障确定的方法

摘要

Ce mémoire explore diverses stratégies de dépistage des pannes systématiques dans les circuits VLSI s’appuyant sur la notion de signatures construites à partir des erreurs détectées par les bascules des circuits sous test. Faisant l'hypothèse que les noeuds d’un circuit et la surface qu’ils occupent sont reliés à l’apparition des pannes dans une puce, on peut calculer la probabilité d’une panne systématique et la signature de défectuosités spécifiques de cette puce. En créant différentes signatures par l’utilisation des différentes informations, le projet analyse l’apport des informations additionnelles, la signature reliée à la surface des nœuds étant la plus élaborée. Au total, quatre types de signature ont été investiguées.ududCette approche typiquement DFM (Design for Manufacturability) fait intervenir des paramètres de fabrication, la capacité parasite et les couches métalliques impliquées, ainsi que des paramètres de conception comme les marges des règles appliquées pour l’exécution des dessins des masques. Elle a nécessité le développement de divers utilitaires et scripts complémentant les outils commerciaux traditionnellement utilisés dans la conception d’un circuit intégré. Une analyse comparative des résultats obtenus pour déterminer la cause des pannes systématiques avec les différentes signatures est présentée. Par rapport à la signature de pondération constante (pannes équiprobables), les signatures pondérées par les capacités parasites ou les couches métalliques apportent peu de différenciation principalement dû au fait que les signaux dits globaux (ex. horloge, reset) sont exclus de l’analyse. Pour le dernier type de signature, à la pondération des surfaces efficaces des polygones DRC, qui a été présenté en trois variantes de signature, le volume du traitement est plus important. Les trois variantes, obtenues grâce à une utilisation différente des résultats de Fastscan, ciblent plus précisément les causes probables de la défaillance systématique offrant de l’aide supplémentaire au débogage du circuit pour la deuxième et la troisième alternative.
机译:本文基于由被测试电路的触发器检测到的错误构成的签名概念,探索了各种检测VLSI电路中系统故障的策略。假设电路的节点和它们占据的表面与芯片中故障的出现有关,我们可以计算出系统性故障的可能性以及该芯片特定故障的特征。通过使用不同的信息创建不同的签名,该项目分析了附加信息的贡献,链接到节点表面的签名最精细。总共调查了四种类型的签名。申请执行掩模设计。它需要开发各种实用程序和脚本,以补充传统上用于集成电路设计的商业工具。提出了对结果的比较分析,以确定具有不同特征的系统故障的原因。与恒定加权签名(可确定的故障)相比,由杂散电容或金属层加权的签名几乎没有区别,这主要是因为分析中排除了所谓的全局信号(例如时钟,复位)。 。对于最后一种签名,在对DRC多边形的有效面积加权时(以三种签名变体形式显示),处理量更大。通过不同方式使用Fastscan结果获得的三个变体,更精确地针对了系统故障的可能原因,为调试第二个和第三个替代方案的电路提供了额外的帮助。

著录项

  • 作者

    Dulipovici Andrei;

  • 作者单位
  • 年度 2011
  • 总页数
  • 原文格式 PDF
  • 正文语种 fr
  • 中图分类

相似文献

  • 外文文献
  • 中文文献
  • 专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号