首页> 外文OA文献 >Self-aligned, gate-last process for vertical InAs nanowire MOSFETs on Si
【2h】

Self-aligned, gate-last process for vertical InAs nanowire MOSFETs on Si

机译:si上的垂直Inas纳米线mOsFET的自对准,后栅极工艺

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。

摘要

In this work, we present a novel self-aligned gate-last fabrication process for vertical nanowire metal-oxide-semiconductor field-effect transistors. The fabrication method allows for exposure dose-defined gate lengths and a local diameter reduction of the intrinsic channel segment, while maintaining thicker highly doped access regions. Using this process, InAs nanowire transistors combining good on-and off-performance are fabricated demonstrating Q = gm,max/SS = 8.2, which is higher than any previously reported vertical nanowire MOSFET.
机译:在这项工作中,我们为垂直纳米线金属氧化物半导体场效应晶体管提供了一种新型的自对准后栅制造工艺。该制造方法允许曝光剂量定义的栅极长度和本征沟道段的局部直径减小,同时保持较厚的高掺杂访问区。使用该工艺,制造出具有良好导通和截止性能的InAs纳米线晶体管,其Q = gm,max / SS = 8.2,高于以前报道的任何垂直纳米线MOSFET。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号