首页> 外文OA文献 >Lateral InAs/Si p-Type Tunnel FETs Integrated on Si - Part 2 : Simulation Study of the Impact of Interface Traps

【2h】

Lateral InAs/Si p-Type Tunnel FETs Integrated on Si - Part 2 : Simulation Study of the Impact of Interface Traps

机译：si上集成的横向Inas / si p型隧道FET - 第2部分：界面陷阱影响的仿真研究

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Sant Saurabh; Moselund Kirsten E.; Cutaia Davide; Schmid Heinz; Borg Mattias; Riel Heike; Schenk Andreas;
展开▼
作者单位

展开▼
年度 2016
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Lateral InAs/Si p-Type Tunnel FETs Integrated on Si—Part 2: Simulation Study of the Impact of Interface Traps [J] . Saurabh Sant, Kirsten Moselund, Davide Cutaia, Electron Devices, IEEE Transactions on . 2016,第11期

机译：集成在Si上的横向InAs / Si p型隧道FET-第2部分：界面陷阱影响的仿真研究
2. Lateral InAs/Si p-Type Tunnel FETs Integrated on Si—Part 1: Experimental Devices [J] . Kirsten Emilie Moselund, Davide Cutaia, Heinz Schmid, Electron Devices, IEEE Transactions on . 2016,第11期

机译：集成在Si上的横向InAs / Si p型隧道FET（第1部分：实验设备）
3. Interface Traps in InAs Nanowire Tunnel-FETs and MOSFETs—Part I: Model Description and Single Trap Analysis in Tunnel-FETs [J] . Pala, M.G., Esseni, IEEE Transactions on Electron Devices . 2013,第9期

机译：InAs纳米线隧道FET和MOSFET中的界面陷阱-第一部分：隧道FET中的模型描述和单陷阱分析
4. The impact of hetero-junction and oxide-interface traps on the performance of InAs/Si and InAs/GaAsSb nanowire tunnel FETs [C] . A. Schenk, S. Sant, K. Moselund, International Conference on Simulation of Semiconductor Processes and Devices . 2017

机译：异质结和氧化物界面陷阱对InAs / Si和InAs / GaAsSb纳米线隧道FET性能的影响
5. Theory and experiments of electron-hole recombination at silicon/silicon dioxide interface traps and tunneling in thin oxide MOS transistors. [D] . Cai, Jin. 2000

机译：硅/二氧化硅界面陷阱处的电子-空穴复合以及薄氧化物MOS晶体管中的隧穿的理论和实验。
6. Towards an integrated food safety surveillance system: a simulation study to explore the potential of combining genomic and epidemiological metadata [O] . A. A. Hill, M. Crotta, B. Wall, 2017

机译：建立综合食品安全监测系统：一项模拟研究以探索结合基因组学和流行病学元数据的潜力
7. Lateral InAs/Si p-Type Tunnel FETs Integrated on Si - Part 1 : Experimental Devices [O] . Moselund Kirsten Emilie, Cutaia Davide, Schmid Heinz, 2016

机译：si上集成的横向Inas / si p型隧道FET - 第1部分：实验装置

Lateral InAs/Si p-Type Tunnel FETs Integrated on Si - Part 2 : Simulation Study of the Impact of Interface Traps

著录项

引文网络

相似文献

相关主题

期刊订阅