Diseño de un sistema tolerante a fallos basado en el procesador Nios II

摘要

El objetivo del presente proyecto, es la adaptación de un módulo IP que se conecte al bus de comunicaciones Avalon de un sistema basado en un microprocesador Nios II de forma no intrusiva, y que con las correspondientes modificaciones del software ejecutado sea capaz de detectar errores transitorios en el sistema de forma no intrusiva. La solución propuesta debe ser eficiente, es decir, debe de ser capaz de detectar una proporción de errores lo más elevada posible, afectando mínimamente a las prestaciones del procesador. Dicho objetivo se evaluará según su ocupación en la FPGA tras su implementación.