首页> 外文OA文献 >Loosely coupled memory-based decoding architecture for low density parity check codes

【2h】

Loosely coupled memory-based decoding architecture for low density parity check codes

机译：用于低密度奇偶校验码的松散耦合的基于存储器的解码架构

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Se-hyeon Kang; Student Member; In-cheol Park; Senior Member;
展开▼
作者单位

展开▼
年度 2006
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Loosely coupled memory-based decoding architecture for low density parity check codes [J] . Se-Hyeon Kang, In-Cheol Park IEEE transactions on circuits and systems . I , Regular papers . 2006,第5期

机译：低密度奇偶校验码的基于松耦合存储器的解码架构
2. Loosely Coupled Memory-Based Decoding Architecture for Low Density Parity Check Codes [J] . Se-Hyeon Kang, In-Cheol Park IEEE Transactions on Circuits and Systems. I, Regular Papers . 2006,第5期

机译：低密度奇偶校验码的松耦合基于内存的解码架构
3. Low Complexity Decoder Architecture for Low-Density Parity-Check Codes [J] . Daesun Oh, Keshab K. Parhi Journal of signal processing systems for signal, image, and video technology . 2009,第2a3期

机译：低密度奇偶校验码的低复杂度解码器架构
4. Memory-Based Low Density Parity Check Code Decoder Architecture Using Loosely Coupled Two Data-Flows [C] . Se-Hyeon Kong, In-Cheol Park IEEE International Symposium on Circuits and Systems . 2004

机译：基于内存的低密度奇偶校验码解码器架构使用松散耦合的两个数据流
5. High throughput low power decoder architectures for low density parity check codes. [D] . Selvarathinam, Anand Manivannan. 2005

机译：用于低密度奇偶校验码的高吞吐量低功耗解码器体系结构。
6. A Parallel Decoding Algorithm for Short Polar Codes Based on Error Checking and Correcting [O] . Yingxian Zhang, Xiaofei Pan, Kegang Pan, -1

机译：基于错误检查和纠正的短极化码并行解码算法
7. High throughput low power decoder architectures for low density parity check codes [O] . Selvarathinam Anand Manivannan 2005

机译：高吞吐量低功耗解码器架构，用于低密度奇偶校验码

Loosely coupled memory-based decoding architecture for low density parity check codes

著录项

引文网络

相似文献

相关主题

期刊订阅