首页> 外文OA文献 >High-Throughput Layered Decoder Implementation for Quasi-Cyclic LDPC Codes

【2h】

High-Throughput Layered Decoder Implementation for Quasi-Cyclic LDPC Codes

机译：用于准循环LDpC码的高吞吐量分层解码器实现

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者

展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. High-throughput layered decoder implementation for quasi-cyclic LDPC codes [J] . Kai Zhang, Xinming Huang, Zhongfeng Wang Selected Areas in Communications, IEEE Journal on . 2009,第6期

机译：准循环LDPC码的高吞吐量分层解码器实现
2. A High-Throughput FPGA Implementation of Quasi-Cyclic LDPC Decoder [J] . Hossein Gharaee, Mahdie Kiaee, Naser Mohammadzadeh International journal of computer science and network security . 2017,第3期

机译：准循环LDPC解码器的高吞吐量FPGA实现
3. Block-Layered Decoder Architecture for Quasi-Cyclic Nonbinary LDPC Codes [J] . Chang-Seok Choi, Hanho Lee Journal of signal processing systems for signal, image, and video technology . 2015,第2期

机译：准循环非二进制LDPC码的块分层解码器架构
4. FPGA-Based Low-Complexity High-Throughput Tri-Mode Decoder for Quasi-Cyclic LDPC Codes [C] . Xiaoheng Chen, Qin Huang, Shu Lin, Annual allerton conference on communication control, and computing;Allerton conference on communication control, and computing;Allerton 2009 . 2009

机译：基于FPGA的准循环LDPC码的低复杂度高吞吐量三模式解码器
5. Trellis-based Quasi-Cyclic LDPC convolutional codes enabling power-efficient decoders [D] . Pisek, Eran 2015

机译：基于网格的准循环LDPC卷积码可实现节能解码器
6. An area efficient and high throughput implementation of layered min-sum iterative construction a posteriori probability LDPC decoder [O] . Hasnain Raza, Syed Azhar Ali Zaidi, Aamir Rashid, 2021

机译：分层最小和迭代构建的一个区域高效和高吞吐量的后验概率LDPC解码器
7. Memory System Optimization for FPGA- Based Implementation of Quasi-Cyclic LDPC Codes Decoders [O] . Xiaoheng Chen, Jingyu Kang, Shu Lin, 2014

机译：基于FpGa的准循环LDpC码译码器存储系统优化

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号