首页> 外文OA文献 >6.8MW 2.5GB/S AND 42.5MW 5GB/S 1:8 CMOS DEMULTIPLEXERS

【2h】

6.8MW 2.5GB/S AND 42.5MW 5GB/S 1:8 CMOS DEMULTIPLEXERS

机译：6.8mW 2.5GB / s和42.5mW 5GB / s 1：8 CmOs解复用器

页面导航

著录项
相似文献
相关主题

著录项

作者
Shanfeng Cheng; Jose Silva-martinez;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Receiver response at 2.5Gb/s of a semiconductor-based arrayed waveguide grating demultiplexer monolithically integrated with a photodiode array [J] . Ryoko Yoshimura, Masaki Kohtoku, Hiroaki Sanjoh, 電子情報通信学会技術研究報告. レ-ザ·量子エレクトロニクス. Lasers and Quantum Electronics . 2001,第174期

机译：与光电二极管阵列单片集成的基于半导体的阵列波导光栅解复用器的2.5Gb / s接收器响应
2. Receiver response at 2.5Gb/s of a semiconductor-based arrayed waveguide grating demultiplexer monolithically integrated with a photodiode array [J] . Ryoko Yoshimura, Masaki Kohtoku, Hiroaki Sanjoh, 電子情報通信学会技術研究報告. 光エレクトロニクス. Optoelectronics . 2001,第173期

机译：与光电二极管阵列单片集成的基于半导体的阵列波导光栅解复用器的2.5Gb / s接收器响应
3. Receiver response at 2.5Gb/s of a semiconductor-based arrayed waveguide grating demultiplexer monolithically integrated with a photodiode array [J] . Ryoko Yoshimura, Masaki Kohtoku, Hiroaki Sanjoh, 電子情報通信学会技術研究報告. 光エレクトロニクス. Optoelectronics . 2001,第173期

机译：接收器响应在2.5GB / s的基于半导体的阵列波导光栅多路分解器与光电二极管阵列单一集成
4. 6.8MW 2.5GB/S AND 42.5MW 5GB/S 1:8 CMOS DEMULTIPLEXERS [C] . Shanfeng Cheng, Jose Silva-Martinez IEEE International Symposium on Circuits and Systems . 2004

机译：6.8mw 2.5gb / s和42.5mw 5gb / s 1：8 cmos多路分解器
5. Distributed etched diffraction grating demultiplexer. [D] . Jafari, Amir. 2012

机译：分布式蚀刻衍射光栅解复用器。
6. CMOS-NEMS Copper Switches Monolithically Integrated Using a 65 nm CMOS Technology [O] . Jose Luis Muñoz-Gamarra, Arantxa Uranga, Nuria Barniol 2016

机译：使用65 nm CMOS技术单片集成的CMOS-NEMS铜开关
7. A 5Gb/s 7.1fJ/b/mm 8× Multi-Drop On-Chip 10mm Data Link in 14nm FinFET CMOS SOI at 0.5V [O] . Sacco Elisa, Francese Pier Andrea, Brändli Matthias, 2017

机译：在0.5V电压下的14nm FinFET CMOS SOI中的5Gb / s 7.1fJ / b / mm 8×多点片上10mm数据链路
8. Bulk CMOS VLSI Technology Studies. Part 1. Scalable CMOS Design Rules. Part 2. CMOS Approaches to PLA (Programmable Logic Array) Design [R] . Trotter, J. D., Naini, A. K. R. 1985

机译：批量CmOs VLsI技术研究。第1部分：可扩展CmOs设计规则。第2部分pLa（可编程逻辑阵列）设计的CmOs方法

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号