机译:用于多位纠错BCH码的单位和双相邻纠错并行解码器
机译:使用误码率(BER)和现场可编程门阵列(FPGA)的新纠错码RS,BCH和LDPC的性能研究和综合
机译:基于改进的K均值算法的M序列估计及BCH代码纠错
机译:针对SRAM的基于BCH码的针对多位翻转的增强型纠错
机译:利用误码概率估计来解码纠错码。
机译:小动物PET刚性运动校正中有限运动采样误差的估计和校正
机译:基于FPGA的(31,k)二进制BCH码编码器的多纠错控制实现
机译:高密度位变换要求与Bch误差校正码的影响研究