首页> 外文OA文献 >Ravel-XL: A Hardware Accelerator for Assigned- Delay Compiled-Code Logic Gate Simulation

【2h】

Ravel-XL: A Hardware Accelerator for Assigned- Delay Compiled-Code Logic Gate Simulation

机译：Ravel-XL：用于分配延迟编译码逻辑门仿真的硬件加速器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Michael A. Riepe; Joiio P. Marques Silva; Karem A. Sakallah; Senior Member; Richard B. Brown;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Ravel-XL: a hardware accelerator for assigned-delay compiled-code logic gate simulation [J] . Riepe M.A., Silva J.P.M. IEEE transactions on very large scale integration (VLSI) systems . 1996,第1期

机译：Ravel-XL：用于分配延迟的编译码逻辑门仿真的硬件加速器
2. Ravel-XL: a hardware accelerator for assigned-delay compiled-codelogic gate simulation [J] . Riepe M.A., Silva J.P.M., Sakallah K.A., IEEE transactions on very large scale integration (VLSI) systems . 1996,第1期

机译：Ravel-XL：用于分配延迟的编译代码逻辑门仿真的硬件加速器
3. A compiled-code hardware accelerator for circuit simulation [J] . Lewis D.M. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1992,第5期

机译：用于电路仿真的编译代码硬件加速器
4. Ravel-XL: a hardware accelerator for assigned-delay compiled-code logic gate simulation [C] . Riepe, M.A., Marques Silva, . 1993

机译：Ravel-XL：用于分配延迟编译代码逻辑门仿真的硬件加速器
5. Methodology for Analysis, Modeling and Simulation of Airport Gate-waiting Delays [D] . Wang, Jianfeng 2011

机译：机场登机口等候延误的分析，建模和仿真方法
6. Boosting Throughput and Efficiency of Hardware Spiking Neural Accelerators Using Time Compression Supporting Multiple Spike Codes [O] . Changqing Xu, Wenrui Zhang, Yu Liu, 2020

机译：使用时间压缩支撑多穗码的硬件尖峰神经加速器的吞吐量和效率
7. Ravel-XL: a hardware accelerator for assigned-delay compiled-code logic gate simulation [O] . Riepe M. A., Marques-Silva J. P., Sakallah K. A., 1996

机译：Ravel-XL：用于分配延迟编译码逻辑门仿真的硬件加速器
8. Hardware accelerator array for logic simulation. [R] . N. H. Hansen 1991

机译：用于逻辑仿真的硬件加速器阵列

Ravel-XL: A Hardware Accelerator for Assigned- Delay Compiled-Code Logic Gate Simulation

著录项

引文网络

相似文献

相关主题

期刊订阅