首页> 外文OA文献 >A DFT Technique for Delay Fault Testability and Diagnostics in 32-Bit High Performance CMOS ALUs

【2h】

A DFT Technique for Delay Fault Testability and Diagnostics in 32-Bit High Performance CMOS ALUs

机译：一种用于32位高性能CmOs aLU中延迟故障可测试性和诊断的DFT技术

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Bhaskar Chatterjee; Manoj Sachdev; Ali Keshavarzi;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design-for-testability techniques for detecting delay faults in CMOS/BiCMOS logic families [J] . Raahemifar K., Ahmadi M. IEEE Transactions on Circuits and Systems. II, Express Briefs . 2000,第11期

机译：可测试性设计技术，用于检测CMOS / BiCMOS逻辑系列中的延迟故障
2. Design-for-testability techniques for detecting delay faults in CMOS/BiCMOS logic families [J] . Raahemifar K., Ahmadi M. IEEE Transactions on Circuits and Systems. II . 2000,第11期

机译：可测试性设计技术，用于检测CMOS / BiCMOS逻辑系列中的延迟故障
3. Design of a 1.7-GHz low-power delay-fault-testable 32-b ALU in 180-nm CMOS technology [J] . Chatterjee B., Sachdev M. IEEE transactions on very large scale integration (VLSI) systems . 2005,第11期

机译：采用180nm CMOS技术的1.7GHz低功耗可延迟故障测试的32b ALU的设计
4. A DFT technique for delay fault testability and diagnostics in 32-bit high performance CMOS ALUs [C] . Chatterjee B., Sachdev M., Keshavarzi A. Test Conference, 2004. Proceedings. ITC 2004 . 2004

机译：DFT技术用于32位高性能CMOS ALU中的延迟故障可测试性和诊断
5. Design of high-performance, robust datapaths with delay diagnostics for scaled CMOS technologies. [D] . Chatterjee, Bhaskar P. 2005

机译：高性能，鲁棒的数据路径设计，具有针对规模化CMOS技术的延迟诊断功能。
6. Building fault detection data to aid diagnostic algorithm creation and performance testing [O] . Jessica Granderson, Guanjing Lin, Ari Harding, 2020

机译：建立故障检测数据以帮助诊断算法创建和性能测试
7. TriScan: A Novel DFT Technique for CMOS Path Delay Fault Testing [O] . Ramyanshu Datta, Ravi Gupta, Antony Sebastine, 2004

机译：Triscan：一种用于CmOs路径延迟故障测试的新型DFT技术
8. Latent Failures and Coverage in Fault-Tolerant Systems. A VLSI CMOS Circuit Design Technique to Aid Test Generation [R] . Amer, H. H., McCluskey, E. J. 1986

机译：容错系统中的潜在故障和覆盖。一种用于辅助测试生成的VLsI CmOs电路设计技术

A DFT Technique for Delay Fault Testability and Diagnostics in 32-Bit High Performance CMOS ALUs

著录项

引文网络

相似文献

相关主题

期刊订阅