首页> 外文OA文献 >A 50nW, 100kbps Clock/Data Recovery Circuit in an FSK RF Receiver on a Body Sensor Node

【2h】

A 50nW, 100kbps Clock/Data Recovery Circuit in an FSK RF Receiver on a Body Sensor Node

机译：身体传感器节点上FsK RF接收器中的50nW，100kbps时钟/数据恢复电路

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Aatmesh Shrivastava; Jagdish P; Brian Otis; Benton H. Calhoun;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. An integrated 0.35 μm CMOS optical receiver with clock and data recovery circuit [J] . Yi-Ju Chen, Monuko du Plessis Microelectronics journal . 2006,第9期

机译：具有时钟和数据恢复电路的集成0.35μmCMOS光接收器
2. Performance analysis of the delay and exclusive-OR type clock recovery circuit in an APD-based optical receiver [J] . Datta D., Gangopadhyay R. IEE Proceedings. Part J . 1991,第1期

机译：基于APD的光接收机中延迟和异或型时钟恢复电路的性能分析
3. Design and Performance of 155 Mbps Clock/Data Recovery Circuits on Heavy Loaded PLDs [J] . RUI L. AGUIAR, MONICA FIGUEIREDO Analog Integrated Circuits and Signal Processing . 2005,第2期

机译：重载PLD上155 Mbps时钟/数据恢复电路的设计和性能
4. A 50nW, 100kbps Clock/Data Recovery Circuit in an FSK RF Receiver on a Body Sensor Node [C] . Shrivastava Aatmesh, Pandey Jagdish, Otis Brian, International Conference on VLSI Design;International Conference on Embedded Systems Design . 2013

机译：人体传感器节点上FSK RF接收器中的50nW，100kbps时钟/数据恢复电路
5. Clock and data recovery circuits for 10 giga-bit-per-second broadband receivers in 0.18mum CMOS. [D] . Chen, Xinyu. 2007

机译：适用于0.18um CMOS的10 Gbps宽带接收器的时钟和数据恢复电路。
6. Comparison of Three Non-Imaging Angle-Diversity Receivers as Input Sensors of Nodes for Indoor Infrared Wireless Sensor Networks: Theory and Simulation [O] . Beatriz R. Mendoza, Silvestre Rodríguez, Rafael Pérez-Jiménez, 2016

机译：室内红外无线传感器网络节点的三种非成像角度差异接收器作为节点输入传感器的比较：理论与仿真
7. Analyse und Entwurf von Hochbitratigen Clock-and-Data-Recovery Schaltungen in CMOS-Technologie [Analysis and design of high-bitrate Clock-and-Data-Recovery circuits in CMOS technology] [O] . Bremer, J.-K., Zemko, C., Schmackers, J., 2007

机译：CMOS技术中的时钟和数据恢复Schaltungen分析和封装[CMOS技术中的高比特率时钟和数据恢复电路的分析和设计]

A 50nW, 100kbps Clock/Data Recovery Circuit in an FSK RF Receiver on a Body Sensor Node

著录项

引文网络

相似文献

相关主题

期刊订阅