首页> 外文OA文献 >High-performance Architecture for Dynamically Updatable Packet Classification on FPGA∗

【2h】

High-performance Architecture for Dynamically Updatable Packet Classification on FPGA∗

机译：用于FpGa上动态可更新数据包分类的高性能架构*

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Yun R. Qu; Shijie Zhou; Viktor K. Prasanna;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. High-Performance and Dynamically Updatable Packet Classification Engine on FPGA [J] . Qu Yun R., Prasanna Viktor K. Parallel and Distributed Systems, IEEE Transactions on . 2016,第1期

机译：FPGA上的高性能和动态可更新数据包分类引擎
2. FPGA Based Packet Classification Using Multi-Pipeline Architecture [J] . R. Sathesh Raaj, J. Kumarnath International Journal of Wireless Communications and Mobile Computing . 2015,第3期

机译：使用多管道架构的基于FPGA的分组分类
3. DURE: An Energy- and Resource-Efficient TCAM Architecture for FPGAs With Dynamic Updates [J] . Ullah Inayat, Ullah Zahid, Afzaal Umar, IEEE transactions on very large scale integration (VLSI) systems . 2019,第6期

机译：DURE：具有动态更新功能的FPGA的节能和资源高效TCAM架构
4. High-performance architecture for dynamically updatable packet classification on FPGA [C] . Qu Yun R., Zhou Shijie, Prasanna Viktor K. ACM/IEEE Symposium on Architectures for Networking and Communications Systems . 2013

机译：用于在FPGA上动态更新数据包分类的高性能架构
5. Algorithms and architectures for high-performance IP lookup and packet classification engines. [D] . Ganegedara, Thilan. 2013

机译：高性能IP查找和数据包分类引擎的算法和体系结构。
6. A Neural Dynamic Architecture for Reaching and Grasping Integrates Perception and Movement Generation and Enables On-Line Updating [O] . Guido Knips, Stephan K. U. Zibner, Hendrik Reimann, 2017

机译：一种用于到达和抓取的神经动态架构集成了感知和运动生成并支持在线更新
7. Field-Split Parallel Architecture for High Performance Multi-Match Packet Classification Using FPGAs ∗ [O] . Weirong Jiang 2010

机译：使用FPGA实现高性能多匹配数据包分类的现场分割并行架构
8. High-Performance Packet Switching Architecture for ATM: Conventional Solution andNeural Network Solution [R] . Ma, J. 1994

机译：aTm的高性能分组交换架构：传统解决方案和神经网络解决方案

High-performance Architecture for Dynamically Updatable Packet Classification on FPGA∗

著录项

引文网络

相似文献

相关主题

期刊订阅