首页> 外文OA文献 >An Efficient Wakeup Design for Energy Reduction in High-Performance Superscalar Processors

【2h】

An Efficient Wakeup Design for Energy Reduction in High-Performance Superscalar Processors

机译：高性能超标量处理器能量降低的高效唤醒设计

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Kuo-su Hsiao; Chung-ho Chen;
展开▼
作者单位

展开▼
年度 2005
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Control speculation for energy-efficient next-generation superscalar processors [J] . Aragon J.L., Gonzalez J., Gonzalez A. IEEE Transactions on Computers . 2006,第3期

机译：节能的下一代超标量处理器的控制推测
2. An Energy-Efficient Clustered Superscalar Processor [J] . Toshinori SATO, Akihiro CHIYONOBU IEICE Transactions on Electronics . 2005,第4期

机译：高效节能的集群超标量处理器
3. Design of Blue Thermally Activated Delayed Fluorescent Emitter with Efficient Exciton Gathering Property for High-Performance Fully Solution-Processed Hybrid White OLEDs [J] . Ban Xinxin, Liu Yan, Pan Jie, ACS applied materials & interfaces . 2020,第1期

机译：具有高效完全解决方案加工混合白色OLED的高性能激活延迟荧光发射器的设计蓝色热激活延迟荧光发射器
4. An efficient wakeup design for energy reduction in high-performance superscalar processors [C] . Kuo-Su Hsiao, Chung-Ho Chen Conference on Computing frontiers . 2005

机译：一种高效的唤醒设计，可降低高性能超标量处理器的能耗
5. A hybrid-scheduling approach for energy-efficient superscalar processors. [D] . Valluri, Madhavi Gopal. 2005

机译：节能超标量处理器的混合调度方法。
6. A Preferential Design Approach for Energy-Efficient and Robust Implantable Neural Signal Processing Hardware [O] . Seetharam Narasimhan, Hillel J. Chiel, Swarup Bhunia -1

机译：节能耐用的可植入神经信号处理硬件的优先设计方法
7. Energy-Efficient Instruction Dispatch Buffer Design for Superscalar Processors [O] . Gurhan Kucuk, Kanad Ghose, Dmitry V. Ponomarev, 2001

机译：超标量处理器的节能指令调度缓冲区设计

An Efficient Wakeup Design for Energy Reduction in High-Performance Superscalar Processors

著录项

引文网络

相似文献

相关主题

期刊订阅