An Efficient Heterogeneous Register File Implementation for FPGAs

机译：FpGa的高效异构寄存器文件实现

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Hasan Erdem Yantır; Arda Yurdakul;
展开▼
作者单位

展开▼
年度 2016
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. DMR + : An efficient alternative to TMR to protect registers in Xilinx FPGAs [J] . Reviriego P., Demirci M., Tabero J., Microelectronics & Reliability . 2016,第auga期

机译：DMR +：TMR的有效替代品，可保护Xilinx FPGA中的寄存器
2. Implementing and Evaluating an Heterogeneous, Scalable, Tridiagonal Linear System Solver with OpenCL to Target FPGAs, GPUs, and CPUs [J] . Macintosh Hamish J., Banks Jasmine E., Kelson Neil A. International journal of reconfigurable computing . 2019,第PTa1期

机译：实现和评估具有OpenCL的异构，可伸缩的Tridgonal线性系统求解器，以靶向FPGA，GPU和CPU
3. Implementing and Evaluating an Heterogeneous, Scalable, Tridiagonal Linear System Solver with OpenCL to Target FPGAs, GPUs, and CPUs [J] . Hamish J. Macintosh, Jasmine E. Banks, Neil A. Kelson International journal of reconfigurable computing . 2019,第5aaPagea2期

机译：实现和评估具有OpenCL的异构，可伸缩的Tridgonal线性系统求解器，以靶向FPGA，GPU和CPU
4. An Efficient Heterogeneous Register File Implementation for FPGAs [C] . Yantir H.E., Yurdakul A. IEEE International Parallel Distributed Processing Symposium . 2014

机译：FPGA的高效异构寄存器文件实现
5. An efficient architecture for detection of multiple bit upsets in processor register files. [D] . Yueh, Wen. 2009

机译：一种用于检测处理器寄存器文件中多个位翻转的有效架构。
6. Efficient FPGA Implementation of a Dual-Frequency GNSS Receiver with Robust Inter-Frequency Aiding [O] . Kuan-Ying Huang, Jyh-Ching Juang, Yung-Fu Tsai, 2021

机译：高效的FPGA实现双频率GNSS接收机具有稳健的频率互动
7. Efficient Implementation of 2D and 3D Sparse Deconvolutional Neural Networks with a Uniform Architecture on FPGAs [O] . Deguang Wang, Junzhong Shen, Mei Wen, 2019

机译：在FPGA上具有统一架构的2D和3D和3D稀疏解卷积神经网络的高效实现

An Efficient Heterogeneous Register File Implementation for FPGAs

著录项

引文网络

相似文献

相关主题

期刊订阅