A Novel Parity Bit Scheme for SBox in AES Circuits

机译：一种新的aEs电路中sBox奇偶校验位方案

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
G. Di Natale; M. L. Flottes; B. Rouzeyre;
展开▼
作者单位

展开▼
年度 2007
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design and Implementation of Low Power AES SBOX with Error Detection Circuit [J] . V. Devendiran, S. Letitia Research journal of applied science, engineering and technology . 2015,第7期

机译：具有检错电路的低功耗AES SBOX的设计与实现
2. Design and Implementation of Low Power AES SBOX with Error Detection Circuit [J] . V. Devendiran, S. Letitia Research journal of applied science, engineering and technology . 2015,第7期

机译：具有检错电路的低功耗AES SBOX的设计与实现
3. Parity Bit Signature in Response Data Compaction and Built-In Self-Testing of VLSI Circuits With Nonexhaustive Test Sets [J] . Sunil R. Das, Made Sudarma, Mansour H. Assaf, IEEE Transactions on Instrumentation and Measurement . 2003,第5期

机译：具有非详尽测试集的VLSI电路的响应数据压缩和内置自测试中的奇偶校验位签名
4. A Novel Parity Bit Scheme for SBox in AES Circuits [C] . Di Natale, G., Flottes, . 2007

机译：AES电路中SBox的新型奇偶校验位方案
5. Low-Density Parity-Check Decoder Architectures for Integrated Circuits and Quantum Cryptography. [D] . Milicevic, Mario. 2017

机译：用于集成电路和量子密码学的低密度奇偶校验解码器架构。
6. Qubit parity measurement by parametric driving in circuit QED [O] . Baptiste Royer, Shruti Puri, Alexandre Blais 2018

机译：通过电路QED中的参数驱动进行Qubit奇偶校验测量
7. Error Detection in 2-bit and 4-bit Multiplier using Parity Predictor Circuit in QCA [O] . Ankita Laad, Namit Gupta, Nilesh Patidar 2015

机译：在QCA中使用奇偶校验预测器电路2位和4位乘法器中的错误检测

A Novel Parity Bit Scheme for SBox in AES Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅