首页> 外文OA文献 >Power-efficient Instruction Encoding Optimization for Various Architecture Classes

【2h】

Power-efficient Instruction Encoding Optimization for Various Architecture Classes

机译：各种体系结构类的节能指令编码优化

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
D. Zhang; A. Chattopadhyay; D. Kammler; E. M. Witte; G. Ascheid; R. Leupers; H. Meyr;
展开▼
作者单位

展开▼
年度 2016
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Casa: A New Ifu Architecture For Power-efficient Instruction Cache And Tlb Designs [J] . Han-Xin Sun, Kun-Peng Yang, Yu-Lai Zhao, Journal of experimental algorithmics . 2008,第1期

机译：Casa：一种用于节能指令缓存和Tlb设计的新型Ifu架构
2. CASA: A New IFU Architecture for Power-Efficient Instruction Cache and TLB Designs [J] . Han-Xin Sun, Kun-Peng Yang, Yu-Lai Zhao, 计算机科学技术学报（英文版） . 2008,第001期

机译：CASA：一种用于节能指令缓存和TLB设计的新型IFU架构
3. High-Throughput Power-Efficient VLSI Architecture of Fractional Motion Estimation for Ultra-HD HEVC Video Encoding [J] . He Gang, Zhou Dajiang, Li Yunsong, Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2015,第12期

机译：用于超高清HEVC视频编码的分数运动估计的高吞吐功率效率VLSI架构
4. Power-efficient Instruction Encoding Optimization for Embedded Processors [C] . A. Chattopadhyay, D. Zhang, D. Kammler, International Conference on VLSI Design . 2007

机译：嵌入式处理器的高效指令编码优化
5. An efficient design space exploration framework to optimize power-efficient heterogeneous many-core multi-threading embedded processor architectures. [D] . Datta, Kushal. 2011

机译：一个有效的设计空间探索框架，用于优化省电的异构多核多线程嵌入式处理器体系结构。
6. Optimizing Instruction Scheduling and Register Allocation for Register-File-Connected Clustered VLIW Architectures [O] . Haijing Tang, Xu Yang, Siye Wang, 2013

机译：连接寄存器文件的集群式VLIW架构的优化指令调度和寄存器分配
7. Power-efficient Instruction Encoding Optimization for Various Architecture Classes [O] . Rainer Leupers, Gerd Ascheid, Ernst Martin Witte, 2008

机译：各种架构类的节能指令编码优化

Power-efficient Instruction Encoding Optimization for Various Architecture Classes

著录项

引文网络

相似文献

相关主题

期刊订阅