A HIGH-SPEED TREE-BASED 64-BIT CMOS BINARY COMPARATOR

机译：一种基于高速树的64位CmOs二进制比较器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Satyajit Anand;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. High-Speed 64-Bit CMOS Binary Comparator [J] . Anjuli Satyajit Anand Innovative Systems Design and Engineering . 2013,第2期

机译：高速64位CMOS二进制比较器
2. A Low-Power High-Performance Single-Cycle Tree-Based 64-Bit Binary Comparator [J] . Chuang P., Li D., Sachdev M. Circuits and Systems II: Express Briefs, IEEE Transactions on . 2012,第2期

机译：一种基于树的低功耗高性能单周期64位二进制比较器
3. A 167-ps 2.34-mW Single-Cycle 64-Bit Binary Tree Comparator With Constant-Delay Logic in 65-nm CMOS [J] . Chuang P.I-J., Sachdev M., Gaudet V.C. IEEE transactions on circuits and systems . I , Regular papers . 2014,第1期

机译：65nm CMOS中具有恒定延迟逻辑的167ps，2.34mW单周期64位二叉树比较器
4. High-performance 64-bit binary comparator [C] . Anjuli, Anand Satyajit 2014 International Conference on Optimization, Reliabilty, and Information Technology . 2014

机译：高性能64位二进制比较器
5. 64-bit high efficiency binary comparator in quantum-dot cellular automata. [D] . Patalay, Dinkar. 2016

机译：量子点元胞自动机中的64位高效二进制比较器。
6. Design of High Speed and Low Offset Dynamic Latch Comparator in 0.18 µm CMOS Process [O] . Labonnah Farzana Rahman, Mamun Bin Ibne Reaz, Chia Chieu Yin, 2010

机译：0.18 µm CMOS工艺中的高速，低偏移动态锁存比较器的设计
7. High-Speed Tree-based 64-Bit Binary Comparator using New Approach [O] . Anjuli Anjuli, Satyajit Anand 2013

机译：使用新方法的高速树的64位二进制比较器

A HIGH-SPEED TREE-BASED 64-BIT CMOS BINARY COMPARATOR

著录项

引文网络

相似文献

相关主题

期刊订阅