机译:基于内存的编码器和解码器,用于(15,7)双纠错BCH码
机译:用于数字视频广播-卫星-第二代(DVB-S2)的新型BCH解码器的FPGA实现
机译:非二进制LDPC解码器FPGA实现的消息量化方案
机译:带有BCH和LDPC码的DVB S2系统FEC编码器的FPGA实现
机译:使用级联BCH代码的闪存系统灵活的BCH解码器
机译:EDSSA:基于OpenCL的FPGA平台上的编码器 - 解码器语义分段网络加速器
机译:基于FPGA的(31,k)二进制BCH码编码器的多纠错控制实现
机译:BCH编码器,解码器和接口的硬件实现