首页> 外文OA文献 >Architectural Simulation for a Programmable DSP Chip Set

【2h】

Architectural Simulation for a Programmable DSP Chip Set

机译：可编程Dsp芯片组的体系结构仿真

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Jong Tae Lee; Jaemin Kim; Jae Cheol Son;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. The architectures and design of a 20-MHz real-time DSP chip set [J] . Ruetz P.A. IEEE Journal of Solid-State Circuits . 1989,第2期

机译：20 MHz实时DSP芯片组的架构和设计
2. A Novel Reconfigurable Architecture of a DSP Processor for Efficient Mapping of DSP Functions using Field Programmable DSP Arrays [J] . Amitabha Sinha, Mitrava Sarkar, Soumojit Acharyya, Computer architecture news . 2013,第2期

机译：使用现场可编程DSP阵列有效映射DSP功能的新型DSP处理器可重配置架构
3. High-level synthesis of on-chip multiprocessor architectures based on answer set programming [J] . Christophe Bobda, Franck Yonga, Martin Gebser, Journal of Parallel and Distributed Computing . 2018,第jula期

机译：基于答案集编程的片上多处理器体系结构的高级综合
4. Architectural simulation for a programmable DSP chip set [C] . Jong Tae Lee, Jaemin Kim . 1995

机译：可编程DSP芯片组的架构仿真
5. A special instruction set multiple chip computer for DSP: Architecture and compiler design. [D] . Curtis, Bryce Allen. 1992

机译：用于DSP的特殊指令集多芯片计算机：体系结构和编译器设计。
6. Experimental data from the simulation of on-chip communication architectures using RedScarf simulation environment [O] . Eduardo Alves da Silva, Márcio Eduardo Kreutz, Cesar Albenes Zeferino 2019

机译：使用RedScarf仿真环境对片上通信架构进行仿真得到的实验数据
7. Compiled Simulation of Programmable DSP Architectures [O] . Vojin Zivojnovic, Steven Tjiang, Heinrich Meyr 1995

机译：可编程DSP架构的编译模拟

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号