首页> 外文OA文献 >Sequential Equivalence Checking for Clock-Gated Circuits

【2h】

Sequential Equivalence Checking for Clock-Gated Circuits

机译：时钟门控电路的顺序等效性检验

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Hamid Savoj; Alan Mishchenko; Robert Brayton;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Sequential Equivalence Checking for Clock-Gated Circuits [J] . Savoj H., Mishchenko A., Brayton R. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 2014,第2期

机译：时钟门控电路的顺序等效检查
2. Equivalence Checking of Reversible Circuits [J] . Robert Wille, Daniel Grosse, D. Michael Miller, Journal of multiple-valued logic and soft computing . 2012,第4期

机译：可逆电路的等效检查
3. FAST EQUIVALENCE-CHECKING FOR QUANTUM CIRCUITS [J] . SHIGERU YAMASHITA, IGOR L. MARKOV Quantum information & computation . 2010,第9a10期

机译：量子电路的快速等效检查
4. Sequential equivalence checking of clock-gated circuits [C] . Yu-Yun Dai, Kei-Yong Khoo, Brayton Robert K. ACM/EDAC/IEEE Design Automation Conference . 2015

机译：时钟门控电路的顺序等效检查
5. Verification and Synthesis of Clock-Gated Circuits [D] . Dai, Yu-Yun. 2017

机译：时钟门控电路的验证与综合
6. Cellular and Network Mechanisms May Generate Sparse Coding of Sequential Object Encounters in Hippocampal-Like Circuits [O] . Anh-Tuan Trinh, Stephen E. Clarke, Erik Harvey-Girard, 2019

机译：蜂窝和网络机制可能会在海马样电路中生成顺序对象遇到的稀疏编码
7. Sequential Equivalence Checking for Clock-Gated Circuits [O] . Hamid Savoj, David Berthelot, Alan Mishchenko, 2012

机译：时钟门控电路的顺序等效检查

代理获取

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号