首页> 外文OA文献 >Description-level Optimisation of Synthesisable Asynchronous Circuits

【2h】

Description-level Optimisation of Synthesisable Asynchronous Circuits

机译：可合成异步电路的描述级优化

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Luis A. Tarazona; Doug A. Edwards; Andrew Bardsley; Luis A. Plana;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Synthesisable solar-harvesting integrated circuit and system [J] . Kuo Y.-C., Liu C.-H., Liu L.-J. Renewable Power Generation, IET . 2012,第6期

机译：可合成的太阳能收集集成电路和系统
2. Design of Asynchronous Circuits for High Soft Error Tolerance in Deep Submicrometer CMOS Circuits [J] . Weidong Kuang, Peiyi Zhao, Yuan J.S., Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2010,第3期

机译：深亚微米CMOS电路中具有高软错误容限的异步电路设计
3. Timing-Driven Power Optimisation and Power-Driven Timing Optimisation of Combinational Circuits [J] . Rashmi Mehrotra, Tom English, Michel Schellekens, Journal of Low Power Electronics . 2011,第3期

机译：组合电路的时序驱动功率优化和功率驱动时序优化
4. Description-Level Optimisation of Synthesisable Asynchronous Circuits [C] . Tarazona Luis A., Edwards Doug A., Bardsley Andrew, 13th Euromicro Conference on Digital System Design: Architectures, Methods and Tools . 2010

机译：可合成异步电路的描述级优化
5. Asynchronous 3D (Async3D): Design Methodology and Analysis of 3D Asynchronous Circuits [D] . Sabado, Francis, II. 2017

机译：异步3D（Async3D）：3D异步电路的设计方法和分析
6. Asynchronous Rate Chaos in Spiking Neuronal Circuits [O] . Omri Harish, David Hansel 2015

机译：尖峰神经元电路中的异步速率混沌
7. Description-level optimisation of synthesisable asynchronous circuits [O] . Tarazona Luis A., Edwards Doug A., Bardsley Andrew, 2010

机译：可合成异步电路的描述级优化

Description-level Optimisation of Synthesisable Asynchronous Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅