首页> 外文OA文献 >1Timing Verification of Sequential Domino Circuits

【2h】

1Timing Verification of Sequential Domino Circuits

机译：1顺序Domino电路的时序验证

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
D. Van Campenhout; T. Mudge; K. Sakallah; David Van Campenhout; Trevor Mudge; Karem A. Sakallah;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Probabilistic Analysis for Sequential Circuits Verification Using Markov Chains [J] . Zhang Mingming, Geng Shuqin, Wang Wensi, Circuits and Systems II: Express Briefs, IEEE Transactions on . 2021,第1期

机译：马尔可夫链验证顺序电路验证的概率分析
2. Verification of Initialization Sequences for Sequential Circuits [J] . K. Morkunas, R. Seinauskas Electronics and Electrical Engineering . 2011,第6a112期

机译：验证时序电路的初始化序列
3. Robust QBF Encodings for Sequential Circuits with Applications to Verification, Debug, and Test [J] . Computers, IEEE Transactions on . 2010,第7期

机译：时序电路的稳健QBF编码及其在验证，调试和测试中的应用
4. Timing verification of sequential domino circuits [C] . Van Campenhout, D., Mudge, . 1996

机译：顺序多米诺骨牌电路的时序验证
5. Formal techniques for verification of synchronous sequential circuits. [D] . Hoskote, Yatin Vasant. 1995

机译：用于验证同步时序电路的正式技术。
6. Shaded tangles for the design and verification of quantum circuits [O] . David J. Reutter, Jamie Vicary -1

机译：阴影缠结用于量子电路的设计和验证
7. Timing Verification of Sequential Domino Circuits [O] . D. Van Campenhout, T. Mudge, K. Sakallah 1996

机译：顺序Domino电路的时序验证
8. Specification and Equivalence Verification of Sequential Circuits via VHDL. [R] . Miller, R. L. 1990

机译：基于VHDL的时序电路规范和等效性验证。

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号