首页> 外文OA文献 >Temperature-sensitive loop parallelization for chip multiprocessors

【2h】

Temperature-sensitive loop parallelization for chip multiprocessors

机译：用于芯片多处理器的温度敏感环路并行化

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Sri Hari; Krishna Narayanan; Guilin Chen; Mahmut K; Yuan Xie; Temperature-sensitive Loop; Parallelization Chip Multiprocessors;
展开▼
作者单位

展开▼
年度 2005
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Efficient processor assignment algorithms and loop transformations for executing nested parallel loops on multiprocessors [J] . Chien-Min Wang, Sheng-De Wang IEEE Transactions on Parallel and Distributed Systems . 1992,第1期

机译：用于在多处理器上执行嵌套并行循环的高效处理器分配算法和循环转换
2. Automatic Parallelization of Fine-Grained Metafunctions on a Chip Multiprocessor [J] . SANGHOON LEE, JAMES TUCK ACM Transactions on Architecture and Code Optimization . 2013,第4期

机译：芯片多处理器上细粒度元函数的自动并行化
3. Parallelization, Performance Analysis, and Algorithm Consideration of Hough Transform on Chip Multiprocessors [J] . Wenlong Li, Yen-Kuang Chen Computer architecture news . 2008,第2期

机译：芯片多处理器霍夫变换的并行化，性能分析和算法考虑
4. Temperature-sensitive loop parallelization for chip multiprocessors [C] . Narayanan, S.H.K., Chen, . 2005

机译：芯片多处理器的温度敏感环路并行化
5. Evaluating the scalability of SDF single-chip multiprocessor architecture using automatically parallelizing code. [D] . Zhang, Yuhua. 2004

机译：使用自动并行化代码评估SDF单芯片多处理器体系结构的可伸缩性。
6. Implementing a Chaotic Cryptosystem by Performing Parallel Computing on Embedded Systems with Multiprocessors [O] . Abraham Flores-Vergara, Everardo Inzunza-González, Enrique Efren García-Guerrero, 2019

机译：通过在具有多处理器的嵌入式系统上执行并行计算来实现混沌密码系统
7. Hardware for Speculative Parallelization of Partially-Parallel Loops in DSM Multiprocessors [O] . Ye Zhang, Lawrence Rauchwerger, Josep Torrellas 1999

机译：Dsm多处理器中部分并行环的推测并行化硬件

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号