首页> 外文OA文献 >A 128kb High Density Portless SRAM Using Hierarchical Bitlines and Thyristor Sense Amplifiers

【2h】

A 128kb High Density Portless SRAM Using Hierarchical Bitlines and Thyristor Sense Amplifiers

机译：采用分层位线和晶闸管读出放大器的128kb高密度无端口sRam

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Michael Wieckowski; Gregory K. Chen; Daeyeon Kim; David Blaauw; Dennis Sylvester;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Read Bitline Sensing and Fast Local Write-Back Techniques in Hierarchical Bitline Architecture for Ultralow-Voltage SRAMs [J] . Bo Wang, Qi Li, Tony Tae-Hyoung Kim IEEE transactions on very large scale integration (VLSI) systems . 2016,第6期

机译：超低压SRAM的分层位线架构中的读取位线传感和快速本地回写技术
2. 5.6 Mb/mm 2 1R1W 8T SRAM Arrays Operating Down to 560 mV Utilizing Small-Signal Sensing With Charge Shared Bitline and Asymmetric Sense Amplifier in 14 nm FinFET CMOS Technology [J] . Jaydeep P. Kulkarni, John Keane, Kyung-Hoae Koo, Solid-State Circuits, IEEE Journal of . 2017,第1期

机译：5.6 Mb / mm 2 1R1W 8T SRAM阵列，工作在低至560 mV的条件下，利用小信号感应，电荷共享位线和非对称感应放大器采用14 nm FinFET CMOS技术
3. A Pipeline Replica Bitline Technique for Suppressing Timing Variation of SRAM Sense Amplifiers in a 28-nm CMOS Process [J] . Zhiting Lin, Xiulong Wu, Zhi Li, Solid-State Circuits, IEEE Journal of . 2017,第3期

机译：用于抑制28nm CMOS工艺中SRAM感测放大器时序变化的流水线复制位线技术
4. A 20nm 0.6V 2.1#x00B5;W/MHz 128kb SRAM with no half select issue by interleave wordline and hierarchical bitline scheme [C] . Fujiwara H., Yabuuchi M., Morimoto M., Symposium on VLSI Technology . 2013

机译：20nm 0.6V 2.1µW / MHz 128kb SRAM，无交错字线和分层位线方案的半选择问题
5. Yb:YAG master oscillator power amplifier and PPLN optical parametric amplifiers for remote wind sensing. [D] . Sridharan, Arun Kumar. 2007

机译：Yb：YAG主振荡器功率放大器和PPLN光学参量放大器，用于远程风感测。
6. A 4.8-μVrms-Noise CMOS-Microelectrode Array With Density-Scalable Active Readout Pixels via Disaggregated Differential Amplifier Implementation [O] . Jun Ogi, Yuri Kato, Yusaku Nakashima, 2010

机译：通过分解差分放大器实现具有密度可缩放的有源读出像素的4.8μVrms噪声CMOS微电极阵列
7. A novel cascade control replica-bitline delay technique for reducing timing process-variation of SRAM sense amplifier [O] . Chunyu Peng, Youwu Tao, Wenjuan Lu, 2015

机译：一种新型级联控制副本 - 位延迟延迟技术，用于减少SRAM检测放大器的定时过程变化

A 128kb High Density Portless SRAM Using Hierarchical Bitlines and Thyristor Sense Amplifiers

著录项

引文网络

相似文献

相关主题

期刊订阅