首页> 外文OA文献 >Selectively Clocked CMOS Logic Style for Low-Power Noise-Immune Operations in Scaled Technologies

【2h】

Selectively Clocked CMOS Logic Style for Low-Power Noise-Immune Operations in Scaled Technologies

机译：选择性时钟CmOs逻辑类型，用于缩放技术中的低功耗噪声免疫操作

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Naran Sirisantana; Kaushik Roy;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. 5-Gbit/s 0.18-μm CMOS单片集成低功耗时钟恢复电路设计 [J] . 张长春, 王志功, 施思, 东南大学学报（英文版） . 2011,第002期
2. Noncomplementary BiCMOS logic and CMOS logic for low-voltage,low-power operation-a comparative study [J] . Margala M., Durdle N.G. IEEE Journal of Solid-State Circuits . 1998,第10期

机译：非互补BiCMOS逻辑和用于低压，低功耗操作的CMOS逻辑-比较研究
3. Noncomplementary BiCMOS logic and CMOS logic for low-voltage, low-power operation-a comparative study [J] . Margala M., Durdle N.G. IEEE Journal of Solid-State Circuits . 1998,第10期

机译：非互补BiCMOS逻辑和用于低压，低功耗操作的CMOS逻辑-比较研究
4. LSI implementation of a low-power 4 x 4-bit array two-phase clocked adiabatic static CMOS logic multiplier [J] . Nazrul Anuar Nayan, Yasuhiro Takahashi, Toshikazu Sekine Microelectronics journal . 2012,第4期

机译：LSI实现的低功耗4 x 4位阵列两相时钟绝热静态CMOS逻辑乘法器
5. Selectively Clocked CMOS Logic Style for Low-Power Noise-Immune Operations in Scaled Technologies [C] . Naran Sirisantana, Kaushik Roy, PNaran Sirisantana, Workshop on New security paradigms workshop . 2009

机译：选择性时钟CMOS逻辑风格，可用于按比例缩放技术中的低功耗噪声免疫
6. High speed serial data transmission integrated circuits with half-rate clock and quarter-rate clock in silicon germanium BiCMOS technology. [D] . Yim, Young Uk. 2006

机译：采用硅锗BiCMOS技术的具有半速率时钟和四分之一速率时钟的高速串行数据传输集成电路。
7. Design of a Low-Power Small-Area AEC-Q100-Compliant SENT Transmitter in Signal Conditioning IC for Automotive Pressure and Temperature Complex Sensors in 180 Nm CMOS Technology [O] . Imran Ali, Behnam Samadpoor Rikhan, Dong-Gyu Kim, 2018

机译：用于汽车压力和温度复合传感器的信号调理IC中采用180 Nm CMOS技术的低功耗小面积符合AEC-Q100标准的SENT发送器的设计
8. Selectively clocked skewed logic (SCSL): A robust low-power logic style for high-performance applications [O] . Naran Sirisantana, Aiqun Cao, Shawn Davidson, 2001

机译：选择性时钟偏斜逻辑（SCSL）：适用于高性能应用的强大的低功耗逻辑风格
9. Bulk CMOS VLSI Technology Studies. Part 1. Scalable CMOS Design Rules. Part 2. CMOS Approaches to PLA (Programmable Logic Array) Design [R] . Trotter, J. D., Naini, A. K. R. 1985

机译：批量CmOs VLsI技术研究。第1部分：可扩展CmOs设计规则。第2部分pLa（可编程逻辑阵列）设计的CmOs方法

Selectively Clocked CMOS Logic Style for Low-Power Noise-Immune Operations in Scaled Technologies

著录项

引文网络

相似文献

相关主题

期刊订阅