首页> 外文OA文献 >High-Speed Hardware Implementations of the KASUMI Block Cipher

【2h】

High-Speed Hardware Implementations of the KASUMI Block Cipher

机译：KasUmI分组密码的高速硬件实现

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
P. Kitsos; M. D. Galanis; O. Koufopavlou;
展开▼
作者单位

展开▼
年度 2004
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. FPGA implementation of an enhanced chaotic-KASUMI block cipher [J] . Madani Mahdi, Tanougast Camel Microprocessors and microsystems . 2021,第Feba期

机译：FPGA实现增强的混沌 - kasumi块密码
2. A simulation-based correlation power analysis attack to FPGA implementation of KASUMI block cipher [J] . Masoumi Massoud, Moghadam Sobhan Saie International Journal of Internet Technology and Secured Transactions . 2017,第2期

机译：基于仿真的相关功率分析攻击KASUMI分组密码的FPGA实现
3. Compact Architecture for ASIC and FPGA Implementation of the KASUMI Block Cipher* [J] . Dai YAMAMOTO, Kouichi ITOH, Jun YAJIMA IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences . 2011,第12期

机译：KASUMI块密码的ASIC和FPGA实现的紧凑架构*
4. HIGH-SPEED HARDWARE IMPLEMENTATIONS OF THE KASUMI BLOCK CIPHER [C] . P. Kitsos, M. D. Galanis, O. Koufopavlou IEEE International Symposium on Circuits and Systems . 2004

机译：KASUMI块密码的高速硬件实现
5. Compact hardware implementation of block ciphers with concurrent error detection [D] . Cheng, Huiju 2007

机译：具有并发错误检测功能的分组密码的紧凑硬件实现
6. Hardware Implementation of 32-Bit High-Speed Direct Digital Frequency Synthesizer [O] . Salah Hasan Ibrahim, Sawal Hamid Md. Ali, Md. Shabiul Islam -1

机译：32位高速直接数字频率合成器的硬件实现
7. A Very Compact Hardware Implementation of the KASUMI Block Cipher [O] . Yamamoto, Dai, Itoh, Kouichi, Yajima, Jun 2010

机译：KASUMI块密码的非常紧凑的硬件实现
8. Synchronization Algorithm and Implementation for High-Speed Block Codes Applications, Part 4 [R] . Lin, S. , Zhang, Y. , Nakamura, E. B. , 1998

机译：高速分组码应用的同步算法和实现，第4部分

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号