首页> 外文OA文献 >Partially redundant logic detection using symbolic equivalence checking in reversible and irreversible logic circuits

【2h】

Partially redundant logic detection using symbolic equivalence checking in reversible and irreversible logic circuits

机译：在可逆和不可逆逻辑电路中使用符号等效检查的部分冗余逻辑检测

页面导航

著录项
相似文献
相关主题

著录项

作者
David Y. Feinstein;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Energy recovery circuits using reversible and partially reversible logic [J] . Yibin Ye, Roy K. IEEE Transactions on Circuits and Systems. 1 . 1996,第9期

机译：使用可逆和部分可逆逻辑的能量回收电路
2. Novel Synthesis Methodology for Fault Tolerant Reversible Circuits by Bounded Model Checking for Linear Temporal Logic [J] . Li Ming-Cui, Zhou Ri-Gui Journal of circuits, systems and computers . 2015,第6期

机译：线性时态逻辑的有界模型检验用于容错可逆电路的新综合方法
3. Logic Circuit Equivalence Checking Using Haar Spectral Coefficients and Partial BDDs [J] . M. A.Thornton, R.Drechsler, W.Günther VLSI Design . 2002,第1期

机译：使用Haar谱系数和部分BDD进行逻辑电路等效检查
4. Partially Redundant Logic Detection Using Symbolic Equivalence Checking in Reversible and Irreversible Logic Circuits [C] . David Y. Feinstein, Mitchell A. Thornton, D. Michael Miller Design, Automation and Test in Europe Conference . 2008

机译：使用可逆和不可逆逻辑电路中的符号等效检查部分冗余逻辑检测
5. Formal Verification Methodology for Asynchronous Sleep Convention Logic Circuits Based on Equivalence Verification [D] . Hossain, Mousam 2019

机译：基于等效验证的异步睡眠会议逻辑电路的正式验证方法
6. A novel reversible logic gate and its systematic approach to implement cost-efficient arithmetic logic circuits using QCA [O] . Peer Zahoor Ahmad, S.M.K. Quadri, Firdous Ahmad, 2017

机译：一种使用QCA实现具有成本效益的算术逻辑电路的新型可逆逻辑门及其系统方法
7. Equivalence Checking for Superconducting RSFQ Logic Circuits [O] . Rongliang Fu, Junying Huang, Zhi-Min Zhang 2021

机译：超导RSFQ逻辑电路的等价检查

Partially redundant logic detection using symbolic equivalence checking in reversible and irreversible logic circuits

著录项

相似文献

相关主题

期刊订阅