首页> 外文OA文献 >On error modeling of electrical bugs for post-silicon timing validation

【2h】

On error modeling of electrical bugs for post-silicon timing validation

机译：关于用于后硅时序验证的电气错误的错误建模

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Ming Gao; Peter Lisherness; Kwang-ting (tim Cheng; Jing-jia Liou;
展开▼
作者单位

展开▼
年度 2012
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Post-silicon debugging of PMU integration errors using behavioral models [J] . Antara Ain, Subhankar Mukherjee, Pallab Dasgupta, Integration . 2013,第3期

机译：使用行为模型对PMU集成错误进行硅后调试
2. Embedded Debug Architecture for Bypassing Blocking Bugs During Post-Silicon Validation [J] . Daoud E. A., Nicolici N. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2011,第4期

机译：嵌入式调试体系结构，用于在硅后验证过程中绕过阻塞错误
3. QBF-Based Post-Silicon Debug of Speed-Paths Under Timing Variations [J] . Bijan Alizadeh, Mehdi Shakeri IEEE transactions on circuits and systems . I , Regular papers . 2018,第12期

机译：时序变化下基于QBF的速度路径的后硅调试
4. On error modeling of electrical bugs for post-silicon timing validation [C] . Gao Ming, Lisherness Peter, Cheng Kwang-Ting, 2012 17th Asia and South Pacific Design Automation Conference . 2012

机译：关于用于硅后时序验证的电子错误的错误建模
5. On-chip debug architectures for improving observability during post-silicon validation. [D] . Anis Daoud, Ehab Alfons. 2008

机译：片上调试体系结构，用于提高后硅验证期间的可观察性。
6. A debug scheme to improve the error identification in post-silicon validation [O] . Inhyuk Choi, Won Jung, Hyunggoy Oh, 2012

机译：一种调试方案，用于改进硅后验证中的错误识别
7. On Signal Tracing for Debugging Speedpath-Related Electrical Errors in Post-Silicon Validation [O] . Xiao Liu, Qiang Xu 2013

机译：调试硅后验证中与速度路径相关的电气错误的信号跟踪
8. Effect of Manpower Deployment and Bug Generation on Software Error Models. [R] . shooman, m. l. natarajan, s. 1977

机译：人工部署和Bug生成对软件错误模型的影响。

On error modeling of electrical bugs for post-silicon timing validation

著录项

引文网络

相似文献

相关主题

期刊订阅